SIMM (Single In-Line Memory Module) SIPP (Single In-Line Pin Package) . SIMM ( ) , . Single () , ( ). SIPP (pin ); SIMM ( - SIMM). SIPP .
SOJ TSOP, . . , (byte-write); CAS# . 5 , . 7.7.
7.7. SIMM
, | ||||
30-pin | 72-pin | 30-pin | 72-pin | |
256 | 256 ×9 | - | 256 ×8 | - |
1 | 1 ×9 | 256 ×36 | 1 ×8 | 256 ×32 |
2 | - | 512 ×36 | - | 512 ×32 |
4 | 4 ×9 | 1 ×36 | 4 ×8 | 1 ×32 |
8 | - | 2 ×36 | - | 2 ×32 |
16 | - | 4 ×36 | - | 4 ×32 |
32 | - | 8 ×36 | - | 8 ×32 |
64 | - | 16 ×36 | - | 16 ×32 |
. () , . , (single side double side). , , ( ). . .
, SIMM 30-pin, SIMM ( ) 30 (. 7.11) . IBM ( IBM PS/2) . 1 : IBM (2 ), . SIPP 30 SIMM 30-pin (SIMM-30). 32- . SIMM-30 SIPP . 7.8.
|
|
. 7.11. SIMM-30
7.8. SIPP SIMM 30-pin
STD | IBM | STD¹ | IBM² | ||
1 | +5 | +5 | 16 | DQ4 | DQ4 |
2 | CAS# | CAS# | 17 | 8 | MAS |
3 | DQ0 | DQ0 | 18 | 9 | MA9 |
4 | MA0 | MA0 | 19 | MA0 | RAS1# |
5 | MA1 | MA1 | 20 | DQ5 | DQ5 |
6 | DQ1 | DQ1 | 21 | WE# | WE# |
7 | MA2 | MA2 | 22 | GND | GND |
8 | MA3 | MA3 | 23 | DQ6 | DQ6 |
9 | GND | GND | 24 | N.C. | PD(GND) |
10 | DQ2 | DQ2 | 25 | DQ7 | DQ7 |
11 | MA4 | MA4 | 26 | PB-Out | PD(1M=GND) |
12 | MA5 | MA5 | 27 | RAS# | RAS0# |
13 | DQ3 | DQ3 | 28 | CAS-Parity# | N.C. |
14 | MA6 | MA6 | 29 | PB-In | PB-(In/Out) |
15 | MA7 | MA7 | 30 | +5B | +5B |
¹ STD SIMM (SIPP).
² IBM SIMM IBM.
, SIMM 72-pin (SIMM-72), SIMM 72 (. 7.12, . 7.9) 4- CASx#. , DQ[0:15] RAS0# RAS1# , DQ[16:31] RAS2# RAS3#. (1, 4, 16, 64 1 ) RAS0# RAS2#, (2, 8, 32 2 ) RAS#. , RAS# . , - . 32 , 36 , 36 40 . -36 -40 (ECC-optimised) 32- .
. 7.12. SIMM-72
7.9. SIMM 72-pin
x32, Parity/ECC¹ | x32, Parity/ECC¹ | ||
1 | GND | 37 | PQ1/DQ19 |
2 | DQ0/DQ0 | 38 | PQ3/DQ20 |
3 | DQ16/DQ1 | 39 | GND |
4 | DQ1/DQ2 | 40 | CAS0# |
5 | DQ17/DQ3 | 41² | CAS2#/MA10 |
6 | DQ2/DQ4 | 42² | CAS3#/MA11 |
7 | DQ18/DQ5 | 43 | CAS1# |
8 | DQ3/DQ6 | 44 | RAS0# |
9 | DQ19/DQ7 | 45 | RAS1# |
10 | +5 | 46² | (OE1#)/DQ21 |
11² | (CAS-Parity#)/PD5 | 47 | WE# |
12 | MA0 | 48² | Reserved/ECC |
13 | MA1 | 49 | DQ8/DQ22 |
14 | MA2 | 50 | DQ24/DQ23 |
15 | MA3 | 51 | DQ9/DQ24 |
16 | MA4 | 52 | DQ25/DQ25 |
17 | MA5 | 53 | DQ10/DQ26 |
18 | MA6 | 54 | DQ26/DQ27 |
19² | 10/# | 55 | DQ11/DQ28 |
20 | DQ4/DQ8 | 56 | DQ27/DQ29 |
21 | DQ20/DQ9 | 57 | DQ12/DQ30 |
22 | DQ5/DQ10 | 58 | DQ28/DQ31 |
23 | DQ21/DQ11 | 59 | +5B |
24 | DQ6/DQ12 | 60 | DQ29/DQ32 |
25 | DQ22/DQ13 | 61 | DQ13/DQ33 |
26 | DQ7/DQ14 | 62 | DQ30/DQ34 |
27 | DQ23/DQ15 | 63 | DQ14/DQ35 |
28 | MA7 | 64² | DQ31/DQ36 |
29² | MA11(OE0#)/DQ16 | 65² | DQ15/DQ37 |
30 | +5 | 66² | (OE2#)/DQ38 |
31 | 8 | 67 | PD1 |
32 | 9 | 68 | PD2 |
33² | RAS3#/NC | 69 | PD3 |
34² | RAS2#/NC | 70 | PD4 |
35 | PQ2/DQ17 | 71² | (OE3#)/DQ39 |
36 | PQ0/DQ18 | 72 | GND |
¹ ECC . , RASx# CASx#.
|
|
² . DQ[36:39] -40. IBM.
SIMM (. 7.10) . PD[1:5]. ( ) () . JEDEC SIMM-72 (0 , 1 ):
♦ PD[1:2] ( 67, 68) , : 00=4, 11=8, 01=16, 10=32;
♦ PD[3:4] ( 69, 70) , : 00=100, 10=80, 01=70, 11=60;
♦ PD5 ECC- ( ).
7.10. SIMM
MAi | Multiplexed Address . RAS# , CAS# . SIMM 16 (square ) 11 11 12×10 |
DQx | Data Bit ( ) |
PQx | Parity Bit x- |
PB-In, PB-Out | Parity Bit Input, Output ( SIPP PB-Out SIMM-30). , . |
WE# | Write Enable . CAS# . WE# CAS# EDO DRAM |
RASx# | . RAS0# RAS1# [0:15] [16:31] , RAS1# RAS3# [0:15] [16:31] |
CASx# | , : CAS0# DQ[0:7], PQ0; CAS1# DQ[8:15], PQ1; CAS2# DQ[16:23], PQ2; CAS3# DQ[24:31], PQ3. ECC- CAS0# CAS1# |
CAS-Parity# | ( ) |
OEx# | Output Enable . , RAS#, CAS# WE#. SIMM |
PD[1:5] | Presence Detect ( ) |
N.C. | No Connection |