Физичныя асновыличбавай ВТ

 

Полупроводниками являются твердые тела, которые при Т = 0 характеризуются полностью занятой электронами валентной зоной, отделенной от зоны проводимости сравнительно узкой (DЕ порядка 1 эВ) запрещенной зоной (рис. 314, г). Своим названием они обязаны тому, что их электропроводность меньше электропроводности металлов и больше электропроводности диэлектриков.

 

В природе полупроводники существуют в виде элементов (элементы IV, V и VI групп Периодической системы элементов Менделеева), например Si, Ge, As, Se, Те, и химических соединений, например оксиды, сульфиды, селениды, сплавы элементов различных групп. Различают собственные и примесные полупроводники. Собственными полупроводниками являются химически чистые полупроводники, а их проводимость называется собственной проводимостью. Примером собственных полупроводников могут служить химически чистые Ge, Se, а также многие химические соединения: InSb, GaAs, CdS и др.

 

При 0 К и отсутствии других внешних факторов собственные полупроводники ведут себя как диэлектрики. При повышении же температуры электроны с верхних уровней валентной зоны I могут быть переброшены на нижние уровни зоны проводимости II (рис. 315). При наложении на кристалл электрического поля они перемещаются против поля и создают электрический ток. Таким образом, зона II из-за ее частичного «укомплектования» электронами становится зоной проводимости. Проводимость собственных полупроводников, обусловленная электронами, называется электронной проводимостью или проводимостью n-тнпа (от лат. negative - отрицательный).

 

 

Проводимость полупроводников, обусловленная примесями, называется примесной проводимостью, а сами полупроводники - примесными полупроводниками. Примесная проводимость обусловлена примесями (атомы посторонних элементов), а также дефектами типа избыточных атомов (по сравнению со стехиометрическим составом), тепло выми (пустые узлы или атомы в междоузлиях) и механическими (трещины, дислокации и т. д.) дефектами. Наличие в полупроводнике примеси существенно изменяет его проводимость. Например, при введении в кремний примерно 0,001 ат.% бора его проводимость увеличивается примерно в 10б раз.

 

Примесную проводимость полупроводников рассмотрим на примере Ge и Si, в которые вводятся атомы с валентностью, отличной от валентности основных атомов на единицу. Например, при замещении атома германия пятивалентным атомом мышьяка (рис. 319, а) один электрон не может образовать ковалентной связи, он оказывается лишним и может быть легко при тепловых колебаниях решетки отщеплен от атома, т. е. стать свободным. Образование свободного электрона не сопровождается нарушением ковалентной связи; следовательно, в отличие от случая, рассмотренного в § 242, дырка не возникает. Избыточный положительный заряд, возникающий вблизи атома примеси, связан с атомом примеси и поэтому перемещаться по решетке не может.

 

С точки зрения зонной теории рассмотренный процесс можно представить следующим образом (рис. 319, 6). Введение примеси искажает поле решетки, что приводит к возникновению в запрещенной зоне энергетического уровня D валентных электронов мышьяка, называемого примесным уровнем. В случае германия с примесью мышьяка этот уровень располагается от дна зоны проводимости на расстоянии DED = 0,013 эВ. Так как DED <kT, то уже при обычных температурах энергия теплового движения достаточна для того, чтобы перебросить электроны примесного уровня в зону проводимости; образующиеся при этом положительные заряды локализуются на неподвижных атомах мышьяка и в проводимости не участвуют.

 

Таким образом, в полупроводниках с примесью, валентность которой на единицу больше валентности основных атомов, носителями тока являются электроны; возникает электронная щшмесшш проводимость (проводимость л-тнпа). Полупроводники с такой проводимостью называются электронными (или полупроводниками n-тнпа). Примеси, являющиеся источником электронов, называются донорами, а энергетические уровни этих примесей - донорнымн уровнями.

 

Предположим, что в решетку кремния введен примесный атом с тремя валентными электронами, например бор (рис. 320, а). Для образования связей с четырьмя ближайшими соседями у атома бора не хватает одного электрона, одна из связей остается неукомплектованной и четвертый электрон может быть захвачен от соседнего атома основного вещества, где соответственно образуется дырка. Последовательное заполнение образующихся дырок электронами эквивалентно движению дырок в полупроводнике, т. е. дырки не остаются локализованными, а перемещаются в решетке кремния как свободные положительные заряды. Избыточный же отрицательный заряд, возникающий вблизи атома примеси, связан с атомом примеси и по решетке перемещаться не может.

 

По зонной теории, введение трехвалентной примеси в решетку кремния приводит к возникновению в запрещенной зоне примесного энергетического уровня А, не занятого электронами. В случае кремния с примесью бора этот уровень располагается выше верхнего края валентной зоны на расстоянии DED = 0,08 эВ (рис. 320, б). Близость этих уровней к валентной зоне приводит к тому, что уже при сравнительно низких температурах электроны из валентной зоны переходят на примесные уровни и, связываясь с атомами бора, теряют способность перемещаться по решетке кремния, т. е. в проводимости не участвуют. Носителями тока являются лишь дырки, возникающие в валентной зоне.

 

Таким образом, в полупроводниках с примесью, валентность которой на единицу меньше валентности основных атомов, носителями тока являются дырки; возникает дырочная проводимость (проводимость р-типа). Полупроводники с такой проводимостью называются дырочными (или полупроводниками р-типа). Примеси, захватывающие электроны из валентной зоны полупроводника, называются акцепторами, а энергетические уровни этих примесей - акцепторными уровнями.

 

В отличие от собственной проводимости, осуществляющейся одновременно электронами и дырками, примесная проводимость полупроводников обусловлена в основном носителями одного знака: электронами - в случае донорной примеси, дырками - в случае акцепторной. Эти носители тока называются основными. Кроме основных носителей в полупроводнике имеются и неосновные носители: в полупроводниках n-типа - дырки, в полупроводниках р-типa - электроны.

Граница соприкосновения двух полупроводников, один из которых имеет электронную, а другой - дырочную проводимость, называется электронно-дырочным переходом (или p-n-нереходом). Эти переходы имеют большое практическое значение, являясь основой работы многих полупроводниковых приборов. p-n-Переход нельзя осуществить просто механическим соединением двух полупроводников. Обычно области раз личной проводимости создают либо при выращивании кристаллов, либо при соответствующей обработке кристаллов. Например, на кристалл германия n-типа накладывается индиевая «таблетка» (рис. 335, а). Эта система нагревается примерно при 500° С в вакууме или в атмосфере инертного газа; атомы индия диффундируют на некоторую глубину в германий. Затем расплав медленно охлаждают. Так как германий, содержащий индий, обладает дырочной проводимостью, то на границе закристаллизовавшегося расплава и германия n-типа образуется p-n-переход

 

Палявыетранзистары

олевой транзистор — полупроводниковый прибор, в котором ток изменяется в результате действия перпендикулярного току электрического поля, создаваемого входным сигналом.

 

Протекание в полевом транзисторе рабочего тока обусловлено носителями заряда только одного знака (электронами или дырками), поэтому такие приборы называются униполярными (в отличие от биполярных). По физической структуре и механизму работы полевые транзисторы условно делят на 2 группы. Первую образуют транзисторы с управляющим р-n переходом или переходом металл — полупроводник (барьер Шоттки), вторую — транзисторы с управлением посредством изолированного электрода (затвора), т. н. транзисторы МДП (металл — диэлектрик — полупроводник).[1]

ранзисторы с управляющим p-n переходом

 

Полевой транзистор с управляющим p-n переходом — это полевой транзистор, затвор которого отделен в электрическом отношении от канала p-n переходом, смещенным в обратном направлении.

 

Такой транзистор имеет два невыпрямляющих контакта к области, по которой проходит управляемый ток основных носителей заряда, и один или два управляющих электронно-дырочных перехода, смещенных в обратном направлении (см. рис. 1). При изменении обратного напряжения на p-n переходе изменяется его толщина и, следовательно, толщина области, по которой проходит управляемый ток основных носителей заряда. Область, толщина и поперечное сечение которой управляется внешним напряжением на управляющем p-n переходе и по которой проходит управляемый ток основных носителей, называют каналом. Электрод, из которого в канал входят основные носители заряда, называют истоком. Электрод, через который из канала уходят основные носители заряда, называют стоком. Электрод, служащий для регулирования поперечного сечения канала, называют затвором.

 

Электропроводность канала может быть как n-, так и p-типа. Поэтому по электропроводности канала различают полевые транзисторы с n-каналом и р-каналом. Все полярности напряжений смещения, подаваемых на электроды транзисторов с n- и с p-каналом, противоположны.

 

Управление током стока, то есть током от внешнего относительно мощного источника питания в цепи нагрузки, происходит при изменении обратного напряжения на p-n переходе затвора (или на двух p-n переходах одновременно). В связи с малостью обратных токов мощность, необходимая для управления током стока и потребляемая от источника сигнала в цепи затвора, оказывается ничтожно малой. Поэтому полевой транзистор может обеспечить усиление электромагнитных колебании как по мощности, так и по току и напряжению.

 

Таким образом, полевой транзистор по принципу действия аналогичен вакуумному триоду. Исток в полевом транзисторе подобен катоду вакуумного триода, затвор — сетке, сток — аноду. Но при этом полевой транзистор существенно отличается от вакуумного триода. Во-первых, для работы полевого транзистора не требуется подогрева катода. Во-вторых, любую из функций истока и стока может выполнять каждый из этих электродов. В-третьих, полевые транзисторы могут быть сделаны как с n-каналом, так и с p-каналом, что позволяет удачно сочетать эти два типа полевых транзисторов в схемах.

 

От биполярного транзистора полевой транзистор отличается, во-первых, принципом действия: в биполярном транзисторе управление выходным сигналом производится входным током, а в полевом транзисторе — входным напряжением или электрическим полем. Во-вторых, полевые транзисторы имеют значительно большие входные сопротивления, что связано с обратным смещением p-n-перехода затвора в рассматриваемом типе полевых транзисторов. В-третьих, полевые транзисторы могут обладать низким уровнем шума (особенно на низких частотах), так как в полевых транзисторах не используется явление инжекции неосновных носителей заряда и канал полевого транзистора может быть отделен от поверхности полупроводникового кристалла. Процессы рекомбинации носителей в p-n переходе и в базе биполярного транзистора, а также генерационно-рекомбинационные процессы на поверхности кристалла полупроводника сопровождаются возникновением низкочастотных шумов.

[править]

Транзисторы с изолированным затвором (МДП-транзисторы)

 

Рис. 2. Устройство полевого транзистора с изолированным затвором.

 

Полевой транзистор с изолированным затвором — это полевой транзистор, затвор которого отделен в электрическом отношении от канала слоем диэлектрика.

 

В кристалле полупроводника с относительно высоким удельным сопротивлением, который называют подложкой, созданы две сильнолегированные области с противоположным относительно подложки типом проводимости. На эти области нанесены металлические электроды — исток и сток. Расстояние между сильнолегированными областями истока и стока может быть меньше микрона. Поверхность кристалла полупроводника между истоком и стоком покрыта тонким слоем (порядка 0,1 мкм) диэлектрика. Так как исходным полупроводником для полевых транзисторов обычно является кремний, то в качестве диэлектрика используется слой двуокиси кремния SiO2, выращенный на поверхности кристалла кремния путем высокотемпературного окисления. На слой диэлектрика нанесен металлический электрод — затвор. Получается структура, состоящая из металла, диэлектрика и полупроводника. Поэтому полевые транзисторы с изолированным затвором часто называют МДП-транзисторами.

 

Входное сопротивление МДП-транзисторов может достигать 1010...1014 Ом (у полевых транзисторов с управляющим p-n-переходом 107...109), что является преимуществом при построении высокоточных устройств.

 

Существуют две разновидности МДП-транзисторов: с индуцированным каналом и со встроенным каналом.

 

Паняцце Интегральнай тэхналогии

Полупроводниковая микросхема — все элементы и межэлементные соединения выполнены на одном полупроводниковом кристалле (например, кремния, германия, арсенида галлия).

Плёночная интегральная микросхема — все элементы и межэлементные соединения выполнены в виде плёнок:

толстоплёночная интегральная схема;

тонкоплёночная интегральная схема.

Гибридная микросхема (также микросборка) — кроме полупроводникового кристалла содержит несколько бескорпусных диодов, транзисторов и(или) других электронных компонентов, помещённых в один корпус.

Смешанная микросхема — кроме полупроводникового кристалла содержит тонкоплёночные(толстоплёночные)пассивные элементы размещённые на поверхности

Одним из важнейших путей совершенствования вычислительной техники является широкое применение в ней достижений современной микроэлектроники. Успехи полупроводниковой интегральной электроники привели к созданию нового класса сложных функциональных электронных изделий - больших интегральных схем, которые стали основной элементной базой ЭВМ четвертого поколения (конец 70-х годов).

В одной такой схеме объёмом всего лишь в доли кубического сантиметра размещается блок, занимавший в ЭВМ первого поколения целый шкаф. В результате достигнуто существенное повышение производительности ЭВМ.

Если в ЭВМ третьего поколения быстродействие достигает 20-30 млн операций в секунду, то в машинах четвёртого поколения производительность достигает сотен миллионов операций в секунду. Соответственно возрастает и объём памяти. Наряду с усовершенствованием традиционных устройств памяти на магнитных дисках и лентах создаётся память без движущихся частей. Общий объём внешней памяти в крупных машинах четвёртого поколения превосходит 1014 символов, что эквивалентно библиотеке, состоящей из нескольких миллионов объёмистых томов.

БИС созданы в результате естественного развития интегральных схем. Предпосылкой их появления является освоение электронной промышленностью планарной технологии изготовления кремниевых полупроводниковых приборов. Принципиальная новизна этой технологии состоит в том, что она позволила заменить обычные дискретные компоненты диффузионными или тонкоплёночными компонентами.

 

Паняцце микрапрацессара

Микропроцессорная система (МПС) представляет собой функционально законченное изделие, состоящее из одного или нескольких устройств, главным образом микропроцессорных: микропроцессора и/или микроконтроллера.

 

Микропроцессорное устройство (МПУ) представляет собой функционально и конструктивно законченное изделие, состоящее из нескольких микросхем, в состав которых входит микропроцессор; оно предназначено для выполнения определённого набора функций: получение, обработка, передача, преобразование информации и управление.

Генератор тактовых импульсов задаёт временной интервал, который является единицей измерения (квантом) продолжительности выполнения команды. Чем выше частота, тем при прочих равных условиях более быстродействующей является МПС. МП, ОЗУ и ПЗУ — это неотъемлемые части системы. Интерфейсы ввода и вывода — устройства сопряжения МПС с блоками ввода и вывода информации. Для измерительных приборов характерны устройства ввода в виде кнопочного пульта и измерительных преобразователей (АЦП, датчиков, блоки ввода цифровой информации). Устройства вывода обычно представляют цифровые табло, графический экран (дисплей), внешние устройства сопряжения с измерительной системой. Все блоки МПС связаны между собой шинами передачи цифровой информации. В МПС используют магистральный принцип связи, при котором блоки обмениваются информацией по единой шине данных. Количество линий в шине данных обычно соответствует разрядности МПС (количеству бит в слове данных). Шина адреса применяется для указания направления передачи данных — по ней передаётся адрес ячейки памяти или блока ввода-вывода, которые получают или передают информацию в данный момент. Шина управления служит для передачи сигналов, синхронизирующих всю работу МПС.

Тактовая частота. Самый важный показатель, определяющий скорость работы процессора. Тактовая частота, измеряемая в мегагерцах (МГц) и гигагерцах (ГГц), обозначает лишь то количество циклов, которые совершает работающий процессор за единицу времени (секунду).

Разрядность процессора. Если тактовую частоту процессора можно уподобить скорости течения воды в реке, то разрядность процессора — ширину ее русла. Понятно, что процессор со вдвое большей разрядностью может «заглотнуть» вдвое больше данных в единицу времени — в том случае, конечно, если это позволяет сделать специально оптимизированное программное обеспечение.

Размер кэш-памяти. В эту встроенную память процессор помещает все часто используемые данные, чтобы не обращаться каждый раз — к более медленной оперативной памяти и жесткому диску.

Кэш-память в процессоре имеется двух видов. Самая быстрая — кэш-память первого уровня (32 кб у процессоров Intel и до 128 кб — в последних моделях AMD).

Существует еще чуть менее быстрая, но зато более объемная кэш-память второго уровня — и именно ее объемом отличаются различные модификации процессоров. Так, в семействе Intel самый «богатый» кэш-памятью — мощный Хеоn (2 Мб). У новых моделей Pentium 4 и у Athlon размер кэша второго уровня составляет 512 кб. В новейших моделях планируется увеличить его объем до 1 Мб

Тип ядра и технология производства. Технология определяется толщиной минимальных элементов процессора, — чем более «тонкой» становится технология, тем больше транзисторов может уместиться на кристалле. Кроме этого, переход на новую технологию помогает снизить энергопотребление и тепловыделение процессора, что очень важно для его стабильной работы.

Переход на новую технологию, как правило, влечет за собой и смену процессорного «ядра»

Частота системной шины. Шиной называется та аппаратная магистраль, по которой перемещаются от устройства к устройству данные. Чем выше частота шины, тем больше данных поступает за единицу времени к процессору.

 

Асабливасти RiSCKisC архитектуры

RISC (англ. Restricted (reduced) instructionsetcomputer[1][2] — компьютер с сокращённым набором команд) — архитектура процессора, в которой быстродействие увеличивается за счёт упрощения инструкций, чтобы их декодирование было более простым, а время выполнения — короче. Первые RISC-процессоры даже не имели инструкций умножения и деления. Это также облегчает повышение тактовой частоты и делает более эффективной суперскалярность (распараллеливание инструкций между несколькими исполнительными блоками).

 

Наборы инструкций в более ранних архитектурах для облегчения ручного написания программ на языках ассемблеров или прямо в машинных кодах, а также для упрощения реализации компиляторов, выполняли как можно больше работы. Нередко в наборы включались инструкции для прямой поддержки конструкций языков высокого уровня. Другая особенность этих наборов — большинство инструкций, как правило, допускали все возможные методы адресации (т. н. «ортогональность системы команд (англ.)») — к примеру, и операнды, и результат в арифметических операциях доступны не только в регистрах, но и через непосредственную адресацию, и прямо в памяти. Позднее такие архитектуры были названы CISC (англ. Complexinstructionsetcomputer).

 

Однако многие компиляторы не задействовали все возможности таких наборов инструкций, а на сложные методы адресации уходит много времени из-за дополнительных обращений к медленной памяти. Было показано, что такие функции лучше исполнять последовательностью более простых инструкций, если при этом процессор упрощается и в нём остаётся место для большего числа регистров, за счёт которых можно сократить количество обращений к памяти. В первых архитектурах, причисляемых к RISC, большинство инструкций для упрощения декодирования имеют одинаковую длину и похожую структуру, арифметические операции работают только с регистрами, а работа с памятью идёт через отдельные инструкции загрузки (load) и сохранения (store). Эти свойства и позволили лучше сбалансировать этапы конвейеризации, сделав конвейеры в RISC значительно более эффективными и позволив поднять тактовую частоту.

Фиксированная длина машинных инструкций (например, 32 бита) и простой формат команды.

Специализированные команды для операций с памятью — чтения или записи. Операции вида «прочитать-изменить-записать» отсутствуют. Любые операции «изменить» выполняются только над содержимым регистров (т. н. архитектура load-and-store).

Большое количество регистров общего назначения (32 и более).

Отсутствие поддержки операций вида «изменить» над укороченными типами данных — байт, 16-битное слово. Так, например, система команд DEC Alpha содержала только операции над 64-битными словами, и требовала разработки и последующего вызова процедур для выполнения операций над байтами, 16- и 32-битными словами.

Отсутствие микропрограмм внутри самого процессора. То, что в CISC процессоре исполняется микропрограммами, в RISC процессоре исполняется как обыкновенный (хотя и помещённый в специальное хранилище) машинный код, не отличающийся принципиально от кода ядра ОС и приложений.

CisC

Точно так же, как когда-то CISC-процессоры проектировались под нужды asm-программистов, RISC проектировался в расчете на типовой код, генерируемый компиляторами. Для начала разработчики свели к минимуму набор инструкций и к абсолютному минимуму - количество режимов адресации памяти; упаковав все, что осталось, в простой и удобный для декодирования регулярный машинный код. В частности, в классическом варианте RISC из инструкций, обращающихся к оперативной памяти, оставлены только две (Load - загрузить данные в регистр и Store - сохранить данные из регистра; так называемаяLoad/Store-архитектура), и нет ни одной инструкции вроде вычисления синуса, косинуса или квадратного корня

(англ. сomplexinstructionsetcomputing, или англ. complexinstructionsetcomputer — компьютер с полным набором команд) — концепция проектирования процессоров, которая характеризуется следующим набором свойств:

нефиксированное значение длины команды;

арифметические действия кодируются в одной команде;

небольшое число регистров, каждый из которых выполняет строго определённую функцию.

Типичными представителями являются процессоры на основе x86-команд (исключая современные IntelPentium 4, Pentium D, Core, AMD Athlon, Phenom, которые являются гибридными) и процессоры Motorola MC680x0.

 

Наиболее распространённая архитектура современных настольных, серверных и мобильных процессоров построена по архитектуре Intel x86 (или х86-64 в случае 64-разрядных процессоров). Формально все х86-процессоры являлись CISC-процессорами, однако новые процессоры, начиная с Intel 486DX, являются CISC-процессорами с RISC-ядром. Они непосредственно перед исполнением преобразуют CISC-инструкции процессоров x86 в более простой набор внутренних инструкций RISC.

В микропроцессор встраивается аппаратный транслятор, превращающий команды x86 в команды внутреннего RISC-процессора. При этом одна команда x86 может порождать несколько RISC-команд (в случае процессоров типа P6 — до четырёх RISC-команд в большинстве случаев).

 

 

Прынцыпканвеернайапрацоуки

Конвейерная обработка. Что необходимо для сложения двух вещественных чисел, представленных в форме с плавающей запятой? Целое множество мелких операций таких, как сравнение порядков, выравнивание порядков, сложение мантисс, нормализация и т.п. Процессоры первых компьютеров выполняли все эти "микрооперации" для каждой пары аргументов последовательно одна за одной до тех пор, пока не доходили до окончательного результата, и лишь после этого переходили к обработке следующей пары слагаемых.

 

Идея конвейерной обработки заключается в выделении отдельных этапов выполнения общей операции, причем каждый этап, выполнив свою работу, передавал бы результат следующему, одновременно принимая новую порцию входных данных. Получаем очевидный выигрыш в скорости обработки за счет совмещения прежде разнесенных во времени операций. Предположим, что в операции можно выделить пять микроопераций, каждая из которых выполняется за одну единицу времени. Если есть одно неделимое последовательное устройство, то 100 пар аргументов оно обработает за 500 единиц. Если каждую микрооперацию выделить в отдельный этап (или иначе говорят - ступень) конвейерного устройства, то на пятой единице времени на разной стадии обработки такого устройства будут находится первые пять пар аргументов, а весь набор из ста пар будет обработан за 5+99=104 единицы времени - ускорение по сравнению с последовательным устройством почти в пять раз (по числу ступеней конвейера).

 

Казалось бы конвейерную обработку можно с успехом заменить обычным параллелизмом, для чего продублировать основное устройство столько раз, сколько ступеней конвейера предполагается выделить. В самом деле, пять устройств предыдущего примера обработают 100 пар аргументов за 100 единиц времени, что быстрее времени работы конвейерного устройства! В чем же дело? Ответ прост, увеличив в пять раз число устройств, мы значительно увеличиваем как объем аппаратуры, так и ее стоимость. Представьте себе, что на автозаводе решили убрать конвейер, сохранив темпы выпуска автомобилей. Если раньше на конвейере одновременно находилась тысяча автомобилей, то действуя по аналогии с предыдущим примером надо набрать тысячу бригад, каждая из которых (1) в состоянии полностью собрать автомобиль от начала до конца, выполнив сотни разного рода операций, и (2) сделать это за то же время, что машина прежде находилась на конвейере. Представили себестоимость такого автомобиля? Нет? Согласен, трудно, разве что Ламборгини приходит на ум, но потому и возникла конвейерная обработка...

 

Паняцце абпаралельнайа працоуцы

дея параллельной обработки возникла одновременно с появлением первых вычислительных машин. В начале 50-х гг. амери-канский математик Дж. фон Нейман предложил архитектуру по-следовательной ЭВМ, которая приобрела классические формы и применяется практически во всех современных ЭВМ. Однако фон Нейман разработал также принцип построения процессорной матрицы, в которой каждый элемент был соединен с четырьмя соседними и имел 29 состояний. Он теоретически показал, что такая матрица может выполнять все операции, поскольку она моделирует поведение машины Тьюринга.

Практическая реализация основных идей параллельной обработки началась только в 60-х гг. нашего столетия. Это связано с появлением транзистора, который благодаря малым размерам и высокой надежности по сравнению с электронными лампами позволил строить машины, состоящие из большого количества логических элементов, что принципиально необходимо для реализации любой формы параллелизма.

Появление параллельных ЭВМ с различной организацией (конвейерные ЭВМ, процессорные матрицы, многопроцессорные ЭВМ) вызвано различными причинами. Совершенствование этих ЭВМ происходило по внутренним законам развития данного типа машин.

Рассмотрим основные этапы совершенствования параллельных ЭВМ для каждого типа структур.

Конвейерные ЭВМ. Основополагающим моментом для развития конвейерных ЭВМ явилось обоснование академиком С.А.Лебедевым в 1956 г. метода, названного "принципом водопровода" (позже он стал называться конвейером). Прежде всего был реализован конвейер команд, на основании которого практи-чески одновременно были построены советская ЭВМ БЭСМ-6 (1957-1966 гг., разработка Института точной механики и вычислительной техники АН СССР) и английская машина ATLAS (1957-1963 гг.). Конвейер команд предполагал наличие многоблочной памяти и секционированного процессора, в котором на разных этапах обработки находилось несколько команд.

Конвейер команд позволил получить в ЭВМ БЭСМ-6 быстродействие в 1 млн. оп/с. В дальнейшем конвейеры команд совершенствовались и стали необходимым элементом всех быстродействующих ЭВМ, в частности, использовались в известных семействах ЭВМ IBM/360 и ЕС ЭВМ.

Следующим заметным шагом в развитии конвейерной обработки, реализованном в ЭВМ CDC-6600 (1964 г.), было введение в состав процессора нескольких функциональных устройств, позволяющих одновременно выполнять несколько арифметико-логических операций: сложение, умножение, логические операции.

В конце 60-х гг. был введен в использование арифметический конвейер, который нашел наиболее полное воплощение в ЭВМ CRAY-1 (1972-1976 гг.). Арифметический конвейер предполагает разбиение цикла выполнения арифметико-логической операции на ряд этапов, для каждого из которых отводится собственное оборудование. Таким образом, на разных этапах обработки нахо-дится несколько чисел, что позволяет производить эффективную обработку вектора чисел.

 

Сочетание многофункциональности, арифметического конвейера для каждого функционального блока и малой длительности такта синхронизации позволяет получить быстродействие в десятки и сотни миллионов операций в секунду. Такие ЭВМ называются суперЭВМ.

Процессорные матрицы. Идея получения сверхвысокого быстродействия в первую очередь связывалась с процессорными матрицами (ПМ). Предполагалось, что, увеличивая в нужной степени число процессорных элементов в матрице, можно получить любое заранее заданное быстродействие. Именно этим объясняется большой объем теоретических разработок по организации процессорных матриц.

В 60-х гг. в Институте математики Сибирского отделения АН СССР под руководством доктора технических наук Э.В.Евреинова сформировалось комплексное научное направление "Однородные системы, структуры и среды", которое получило развитие не толь-ко в СССР, но и за рубежом. Книга "Однородные универсальные вычислительные системы высокой производительности", изданная в 1966 г., была одной из первых в мире монографий, посвященных этой теме. В работах по однородным средам и системам исследовались матрицы с различными связями между элементами и конфигурацией, а также с элементами разной сложности и составом функций.

Поскольку в 60-е гг. логические схемы с большим уровнем интеграции отсутствовали, то напрямую реализовать принципы функционирования процессорной матрицы, содержащей множество элементарных процессоров, не представлялось возможным. Поэтому для проверки основных идей строились однородные системы из нескольких больших машин. Так, в 1966 г. была построена система Минск-222, спроектированная совместно с Институтом математики Сибирского отделения АН СССР и минским заводом ЭВМ им. Г.К.Орджоникидзе. Система содержала до 16 соединенных в кольцо ЭВМ Минск-2. Для нее было разработано специальное математическое обеспечение.

Другое направление в развитии однородных сред, основанное на построении процессорных матриц, состоящих из крупных процессорных элементов с достаточно большой локальной памятью, возникло в США и связано с именами Унгера, Холланда, Слотника. Была создана ЭВМ ILLIAC-IV (1966-1975 гг.), которая надолго определила пути развития процессорных матриц. В машине использовались матрицы 8*8 процессоров, каждый с быстродействием около 4 млн. оп/с и памятью 16 кбайт. Для ILLIAC-IV были разработаны кроме Ассемблера еще несколько параллельных языков высокого уровня. ЭВМ ILLIAC-IV позволила отработать вопросы коммутации, связи с базовой ЭВМ, управления вычислительным процессом. Особенно ценным является опыт разработки параллельных алгоритмов вычислений, определивший области эффективного использования подобных машин.

Примерно в то же время в СССР была разработана близкая по принципам построения ЭВМ М-10. Затем процессорные матрицы стали разрабатываться и выпускаться в ряде стран в большом количестве. Широко известной советской ЭВМ этого класса являлась машина ПС-2000, разработанная Институтом проблем управления АН СССР и запущенная в 1982 г. в производство.

Одной из наиболее сложных частей процессорных матриц является система коммутации. Самые простые ее варианты - кольцо и регулярная матрица соединений, где каждый узел связан только с двумя или четырьмя соседними, сильно ограничивают класс эффективно решаемых задач. Поэтому на протяжении всего времени существования параллельной обработки разрабатывались коммутаторы с более широкими возможностями: многомерные кубы, универсальные коммутаторы, коммутационные среды. В СССР работы, связанные с коммутаторами для ПМ, наибольшее развитие получили в Таганрогском радиотехническом институте.

 

Абмен данными. Система прерыванняу.

Одной из разновидностей программно-управляемого обмена данными с ВУ в микроЭВМ является обмен с прерыванием программы, отличающийся от асинхронного программно-управляемого обмена тем, что переход к выполнению команд, физически реализующих обмен данными, осуществляется с помощью специальных аппаратных средств. Команды обмена данными в этом случае выделяют в отдельный программный модуль - подпрограмму обработки прерывания. Задачей аппаратных средств обработки прерывания в процессоре микроЭВМ как раз и является приостановка выполнения одной программы (ее еще называют основной программой) и передача управления подпрограмме обработки прерывания. Действия, выполняемые при этом процессором, как правило, те же, что и при обращении к подпрограмме. Только при обращении к подпрограмме они инициируются командой, а при обработке прерывания - управляющим сигналом от ВУ, который называют "Запрос на прерывание" или "Требование прерывания".

 

Эта важная особенность обмена с прерыванием программы позволяет организовать обмен данными с ВУ в произвольные моменты времени, не зависящие от программы, выполняемой в микроЭВМ. Таким образом, появляется возможность обмена данными с ВУ в реальном масштабе времени, определяемом внешней по отношению к микроЭВМ средой. Обмен с прерыванием программы существенным образом экономит время процессора, затрачиваемое на обмен. Это происходит за счет того, что исчезает необходимость в организации программных циклов ожидания готовности ВУ (см. примеры 2.1 и 2.2, Параллельная передача данных), на выполнение которых тратится значительное время, особенно при обмене с медленными ВУ.

 

Прерывание программы по требованию ВУ не должно оказывать на прерванную программу никакого влияния кроме увеличения времени ее выполнения за счет приостановки на время выполнения подпрограммы обработки прерывания. Поскольку для выполнения подпрограммы обработки прерывания используются различные регистры процессора (счетчик команд, регистр состояния и т.д.), то информацию, содержащуюся в них в момент прерывания, необходимо сохранить для последующего возврата в прерванную программу.

 

Обычно задача сохранения содержимого счетчика команд и регистра состояния процессора возлагается на аппаратные средства обработки прерывания. Сохранение содержимого других регистров процессора, используемых в подпрограмме обработки прерывания, производится непосредственно в подпрограмме. Отсюда следует достаточно очевидный факт: чем больший объем информации о прерванной программе сохраняется программным путем, тем больше время реакции микроЭВМ на сигнал прерывания, и наоборот. Предпочтительными с точки зрения повышения производительности микроЭВМ (сокращения времени выполнения подпрограмм обработки, а, следовательно, и основной программы) являются уменьшение числа команд, обеспечивающих сохранение информации о прерванной программе, и реализация этих функций аппаратными средствами.

 

Формирование сигналов прерываний - запросов ВУ на обслуживание происходит в контроллерах соответствующих ВУ. В простейших случаях в качестве сигнала прерывания может использоваться сигнал "Готовность ВУ", поступающий из контроллера ВУ в системный интерфейс микроЭВМ. Однако такое простое решение обладает существенным недостатком - процессор не имеет возможности управлять прерываниями, т. е. разрешать или запрещать их для отдельных ВУ. В результате организация обмена данными в режиме прерывания с несколькими ВУ существенно усложняется.

зависимости от источника возникновения сигнала прерывания делятся на:

асинхронные или внешние (аппаратные) — события, которые исходят от внешних источников (например, периферийных устройств) и могут произойти в любой произвольный момент: сигнал от таймера, сетевой карты или дискового накопителя, нажатие клавиш клавиатуры, движение мыши. Факт возникновения в системе такого прерывания трактуется как запрос на прерывание (англ. Interruptrequest, IRQ);

синхронные или внутренние — события в самом процессоре как результат нарушения каких-то условий при исполнении машинного кода: деление на ноль или переполнение, обращение к недопустимым адресам или недопустимый код операции;

программные (частный случай внутреннего прерывания) — инициируются исполнением специальной инструкции в коде программы. Программные прерывания как правило используются для обращения к функциям встроенного программного обеспечения (firmware), драйверов и операционной системы.

 

Термин «ловушка» (англ. trap) иногда используется как синоним термина «прерывание» или «внутреннее прерывание». Как правило, словоупотребление устанавливается в документации производителя конкретной архитектуры процессора.

 

Программное прерывание

 

Программное прерывание — синхронное прерывание, которое может осуществить программа с помощью специальной инструкции.

 

Как же прерывания работают?

 

Процессор 8086 резервирует нижние 1024 байт памяти для таблицы, содержащей адреса для каждого из

256 возможных прерываний. Когда возникает прерывание (аппаратное или программное), процессор

умножает номер прерывания на 4 и выбирает из таблицы адрес обработчика прерываний. В стек

помещаются текущий адрес и флаги, а затем осуществляется переход на обработчик прерываний.

 

Когда обработчик прерывания заканчивает свою работу, он вызывает специальную инструкцию для

возврата из прерывания. Эта инструкция восстанавливает сохраненный регистр флагов и возвращает

управление в то место, где выполнение программы было прервано.

 

Обработчик прерывания должен быть аккуратным с регистрами, которые не содержали входных данных.

Поэтому, если они использовались, то нужно восстановить их прежнее значение.

В процессорах архитектуры x86 для явного вызова синхронного прерывания имеется инструкция Int, аргументом которой является номер прерывания (от 0 до 255). В IBM PC-совместимых компьютерах обработку некоторых прерываний осуществляют подпрограммы BIOS, хранящиеся в ПЗУ, и это служит интерфейсом для доступа к сервису, предоставляемому BIOS. Также, обслуживание прерываний могут взять на себя BIOS карт расширений (например, сетевых или видеокарт), операционная система и даже обычные (прикладные) программы, которые постоянно находятся в памяти во время работы других программ (т. н. резидентные программы). В отличие от реального режима, в защищённом режиме x86-процессоров обычные программы не могут обслуживать прерывания, эта функция доступна только системному коду (операционной системе).

 

Синтез функцыянальных схем. Базис Не, Або

Алгебра логики – это математический аппарат, с помощью которого записывают, вычисляют, упрощают и преобразовывают логические высказывания.

Создателем алгебры логики является английский математик Джордж Буль (19 век), в честь которого она названа булевой алгеброй высказываний.

Логическое высказывание – это любое повествовательное предложение, в отношении которого можно однозначно сказать, истинно оно или ложно.

Например, предложение «6 – четное число» - высказывание, так как оно истинное.
Математический аппарат алгебры логики очень удобен для описания того, как функционируют аппаратные средства компьютера, поскольку основной системой счисления в компьютере является двоичная, в которой используются цифры 1 и 0, а значений логических переменных тоже два: 1 и 0.

Логический элемент компьютера — это часть электронной логической схемы, которая реализует элементарную логическую функцию.

Логическими элементами компьютеров являются электронные схемы И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ и др. (называемые также вентилями), а также триггер.
С помощью этих схем можно реализовать любую логическую функцию, описывающую работу устройств компьютера.
Работу логических элементов описывают с помощью таблиц истинности.

Базовые логические элементы И, ИЛИ, НЕ

Схема И реализует конъюнкцию (логическое умножение) двух или более логических значений.

 

Таблица истинности
х	y	х и у

Единица на выходе схемы И будет тогда и только тогда, когда на всех входах будут единицы. Когда хотя бы на одном входе будет нуль, на выходе также будет нуль.
Связь между выходом z этой схемы и входами х и у описывается соотношением z = х ^ у (читается как «х и у»).
Операция конъюнкции на функциональных схемах обозначается знаком & (читается как «амперсэнд»), являющимся сокращенной записью английского слова and.

Схема ИЛИ реализует дизъюнкцию (логическое сложение) двух или более логических значений.

	Эл.схема

 

Таблица истинности
х	y	х или у

 

Когда хотя бы на одном входе схемы ИЛИ будет единица, на ее выходе также будет единица.
Знак «1» на схеме — от устаревшего обозначения дизъюнкции как «>=!» (т.е. значение дизъюнкции равно единице, если сумма значений операндов больше или равна 1). Связь между выходом z этой схемы и входами х и у описывается соотношением z = х или у.

Схема НЕ (инвертор) реализует операцию отрицания.

	Таблица истинности х не х

Связь между входом х этой схемы и выходом z можно записать соотношением Z = , где х читается как «не х» или «инверсия.
Если на входе схемы 0, то на выходе 1. Когда на входе 1 на выходе 0.

 

Базавыелагичныя элементы И-Не. Трыггер. Схемы трыггерау.

спусковое устройство (Спусковая схема), которое может сколь угодно долго находиться в одном из двух (реже многих) состояний устойчивого равновесия и скачкообразно переключаться из одного состояния в другое под действием внешнего сигнала. Т. имеет два выхода: основной и инверсный. Каждому состоянию Т. соответствуют определённые сигналы на его выходах, отличающиеся своим уровнем. В одном состоянии на основном выходе Т. формируется сигнал высокого уровня, а на инверсном — низкого; в др. состоянии, наоборот, сигналы высокого и низкого уровней формируются соответственно на инверсном и основном выходах. Т. характеризуется следующими важнейшими параметрами: быстродействием, временем срабатывания, уровнями входных и выходных сигналов. Быстродействие Т. определяется как максимальное возможное число переключений в единицу времени. Время срабатывания определяется временем перехода Т. из одного состояния в другое и характеризует задержку выходного сигнала Т. относительно входного. Под уровнем входного сигнала понимают минимальное значение сигнала, необходимое для переключения Т. Уровень выходного сигнала у большинства Т. не ниже уровня входного сигнала, чем обеспечивается возможность их последовательного соединения без промежуточного усиления.

Наибольшее распространение получили электронные Т., выполненные на электронных лампах, газоразрядных приборах, полупроводниковых диодах, транзисторах разных типов и особенно на интегральных микросхемах; иногда применяются также Т. на магнитных элементах, элементах пневмо- и гидроавтоматики и др. По характеру входных сигналов различают Т. с потенциальными входами (прямым и инверсным) и динамическими входами (также прямым и инверсным). Т. с потенциальными входами реагируют на сигнал высокого уровня на прямом входе и низкого уровня на инверсном входе. Т. с динамическими входами реагируют на перепады (изменения уровня) входных сигналов: положительный на прямом входе и отрицательный на инверсном.

 

Асинхронныятрыгеры

Триггер — это запоминающий элемент с двумя (или более) устойчивыми состояниями, изменение которых происходит под действием входных сигналов и предназначен для хранения одного бита информации, то есть лог. 0 или лог. 1.

Асинхронный триггер изменяет своё состояние непосредственно в момент появления соответствующего информационного сигнала(ов), с некоторой задержкой равной сумме задержек на элементах составляющих данный триггер.

 

Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают термином «такт». Такие информационные сигналы называют синхронными. Синхронные триггеры в свою очередь подразделяют на триггеры со статическим (статические) и динамическим (динамические) управлением по входу синхронизации С.

Триггеры со статическим управлением воспринимают информационные сигналы при подаче на вход С логической единицы (прямой вход) или логического нуля (инверсный вход).

RS-триггер[10][11], или SR-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы. Граф RS-триггера показан на рис. 9.

 

При подаче единицы на вход S (от англ. Set — установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset — сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, в некоторых случаях является запрещённым, при такой комбинации RS-триггер переходит в третье состояние QQ=00. Одновременное снятие двух «1» практически невозможно. При снятии одной из «1» RS-триггер переходит в состояние, определяемое оставшейся «1». Таким образом RS-триггер имеет три состояния, из которых два устойчивых (при снятии сигналов управления RS-триггер остаётся в установленном состоянии) и одно неустойчивое (при снятии сигналов управления RS-триггер не остаётся в установленном состоянии, а переходит в одно из двух устойчивых состояний).

 

RS-триггер используется для создания сигнала с положительным и отрицательным фронтами, отдельно управляемыми посредством стробов, разнесённых во времени. Также RS-триггеры часто используются для исключения так называемого явления дребезга контактов.

 

RS-триггеры иногда называют RS-фиксаторами

Схема RSстриггера

 

РС-триггер с инверысными входами

 

Трыггерзатрымки. Dтрыггер

D-триггеры также называют триггерами данных, так как на них строятся регистры данных.

D-триггер синхронный

 

Пример условного графического обозначения (УГО) D-триггера с динамическим синхронным входом С и с дополнительными асинхронными инверсными входами

 

D-триггер (D от англ. delay — задержка)[13][14][15] — запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, парафазный (двухфазный) D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.

 

D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 D входа подсоединяют к шине.

 

В одноступенчатых D-триггерах во время прозрачности все изменения информации на входе D передаются на выход Q. Там, где это нежелательно, нужно применять двухступенчатые (двухтактные, Master-Slave, MS) D-триггеры.

D-триггер

 

 

Трыггеры с двухуровневым запиминаннем. MSтрыггеры

Двухступенчатые или двухтактные триггеры состоят из двух триггеров. Первый (находящийся левее) называется «ведущий», а второй- «ведомый». Данная структура получила наименование: MS-триггер (Master-Slave). В MS-триггерах не возникает эффекта автогенерации, поскольку каждая ступень данного триггера переключается в то время, когда другая не активна. На рисунке 1.9 представлен вариант построения двухступенчатого тригера на базе D-триггеров, а на рисунке 1.10 – на базе RS-триггеров. Из иллюстраций видно, что ведущий (Master) триггер переключается при наличии сигнала активного уровня (лог.1) на входе С. На его информационные входы поступают сигналы с выходов ведомого. Ведомый (Slave) триггер в этот момент переключится не может, так как на него подается инвертированный сигнал синхронизации. В данном случае он имеет уровень лог. 0. По завершению действия на входе С ведущего триггера активного сигнала и переходе его в уровень лог.0 триггер перестает реагированть на изменения информационных сигналов. Он фиксирует записанную в него информацию. Однако теперь разрешена работа ведомому триггеру, поскольку на его входе синхронизации присутствует активный уровень лог. 1. Триггер воспринимает сигналы с выходов ведущего и переключается в новое состояние, которое и считается состоянием MS-триггера.

 

УниверсальныJK триггер

JK-триггер[18][19] работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, то есть состояния основных входов J и K учитываются только в момент тактирования, например по положительному фронту импульса на входе синхронизации.

 

На базе JK-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив входы J и К[20].

Б,Д!!!!!!

JK-триггер — универсален, с раздельной установкой нулевого и единичного состояния, в зависимости от соединения его входов он может работать как RS, T, D триггера. В отличие от триггера типа RS в нем не запрещена одновременная подача сигналов на оба входа. Входы J и K эквивалентны входам S и R установки триггера соответственно в состояния «1» и «0».При объединении входов J и K и при подаче на них счетных импульсов. Вход J при раздельном использовании входов играет роль входа установки в единицу, а вход K - роль входа установки в нуль.

 

Шыфратары и дешыфратары

Дешифратор (декодер) — комбинационное устройство, преобразующее n-разрядный двоичный, троичный или k-ичный код в -ичныйодноединичный код, где - основание системы счисления. Логический сигнал появляется на том выходе, порядковый номер которого соответствует двоичному, троичному или k-ичному коду.

Дешифраторы являются устройствами, выполняющими двоичные, троичные или k-ичные логические функции (операции).

Двоичный дешифратор работает по следующему принципу: пусть дешифратор имеет N входов, на них подано двоичное слово xN − 1xN − 2...x0, тогда на выходе будем иметь такой код, разрядности меньшей или равной 2N, что разряд, номер которого равен входному слову, принимает значение единицы, все остальные разряды равны нулю. Очевидно, что максимально возможная разрядность выходного слова равна 2N. Такой дешифратор называется полным. Если часть входных наборов не используется, то число выходов меньше 2N, и дешифратор является неполным.

 

Часто дешифраторы дополняются входом разрешения работы E. Если на этот вход поступает единица, то дешифратор функционирует, в ином случае на выходе дешифратора вырабатывается логический ноль вне зависимости от входных сигналов.

 

Существуют дешифраторы с инверсными выходами, у такого дешифратора выбранный разряд показан нулём

Шифратор (кодер) преобразует сигнал на одном из входов в n-разрядное двоичное число. Функциональная схема шифратора, преобразующего десятичные цифры в 4-разрядное двоичное число, приведена на рисунке 1.33,а, а его условное обозначение – на рисунке 1.33,б. При появлении сигнала логической единицы на одном из десяти входов на четырех выходах шифратора будет присутствовать соответствующее двоичное число. Пусть сигнал логической единицы подан на вход 7. Тогда на выходах логических элементов DD1.1, DD1.2, DD1.3 будут сигналы логических единиц, а на выходе элемента DD1.4 – сигнал логического нуля. Таким образом, на выходах 8, 4, 2, 1 шифратора мы получим двоичное число 0111.

 

Дешифратор (декодер) преобразует код, поступающий на его входы, в сигнал только на одном из его выходов. Дешифратор n-разряд-ного двоичного числа имеет 2n выходов. Функциональная схема дешифратора на 16 выходов приведена на рисунке 1.34,а. По такой функциональной схеме построена микросхема К155ИД3. Условное обозначение этой микросхемы на принципиальных схемах приведено на рисунке 1.34,б. Для преобразования сигнала необходимо на входы V1 и V2 микросхемы подать сигналы логических нулей.

Пусть на входе дешифратора присутствует двоичное число 1111. В этом случае на всех пяти входах элемента DD1.15 будут сигналы логических единиц, а на выходе этого элемента будет логический нуль. На выходах всех остальных 15 элементов будут сигналы логических единиц. Если хотя бы на одном из входов V логическая единица, то единицы будут на всех 16 выходах.

 

 

Мультиплексары и демультиплексары

Мультиплексоры применяются, например, в МП 18088 для выдачи на одни и те же выводы МП адреса и данных, что позволяет существенно сократить общее количество выводов микросхемы; в микропроцессорных системах управления мультиплексоры устанавливают на удаленных объектах для возможности передачи информации по одной линии от нескольких-установленных на них датчиков.

 

Назначение мультиплексоров (от английского multiplex — многократный) — коммутировать в заданном порядке сигналы, поступающие с нескольких входных шин на одну выходную. У мультиплексора может быть, например, 16 входов и 1 выход. Это означает, что если к этим входам присоединены 16 источников цифровых сигналов — генераторов последовательных цифровых слов, то байты от любого из них можно передавать на единственный выход. Для выбора любого из 16 каналов необходимо иметь 4 входа селекции (24=16), на которые подается двоичный адрес канала. Так, для передачи данных от канала номер 9 на входах селекции необходимо установить код 100 В силу этого мультиплексоры часто называют селекторами или селекторами-мультиплексорами.

Демультиплексоры в функциональном отношении противоположны мультиплексорам. С их помощью сигналы с одного информационного входа распределяются в требуемой последовательности по нескольким выходам. Выбор нужной выходной шины, как и в мультиплексоре, обеспечивается установкой соответствующего кода на адресных входах. При т адресных входах демультиплексор может иметь до 2" выходов.

 

 

Демультиплексорами называются устройства, которые позволяют подключать один вход к нескольким выходам. Демультиплексор можно построить на основе точно таких же схем логического "И", как и при построении мультиплексора. Существенным отличием от мультиплексора является возможность объединения нескольких входов в один без дополнительных схем. Однако для увеличения нагрузочной способности микросхемы, на входе демультиплексора для усиления входного сигнала лучше поставить инвертор.

 

Схема демультиплексора приведена на рисунке 5. В этой схеме для выбора конкретного выхода демультиплексора, как и в мультиплексоре, используется двоичный дешифратор.

 

Рисунок 5. Принципиальная схема демультиплексора, управляемого двоичным кодом.

 

Однако, если рассмотреть принципиальную схему самого дешифратора, то можно значительно упростить демультиплексор. Достаточно просто к каждому логическому элементу 'И', входящему в состав дешифратора просто добавить ещё один вход – In. Такую схему часто называют дешифратором с входом разрешения работы. Условно-графическое изображение демультиплексора приведено на рисунке 6.

 

 

В МОП микросхемах не существует отдельных микросхем демультиплексоров, так как МОП мультиплексоры, описанные ранее по информационным сигналам не различают вход и выход, т.е. направление распространения информационных сигналов, точно также как и в механических ключах, может быть произвольным. Если поменять входы и выход местами, то КМОП мультиплексоры будут работать в качестве демультиплексоров. Поэтому их часто называют просто коммутаторами.

 

Асабливасци архитектуры 8086/88, 80286

8086.

В упрощенном виде последовательность событий, происходящих в микропроцессоре при выполнении какой-либо программы, могла бы быть представлена следующим образом:

 

1) Выборка очередной команды из памяти.

 

2) Чтение операнда (если это требуется в соответствии с командой).

 

3) Исполнение команды.

 

4) Запись результата (если этого требует исполняемая команда).

 

В рамках ранее существовавших архитектур ЦП эти шаги выполнялись последовательно или с единственным перекрытием цикла выборки шины. Архитектура же процессора 8086 такова, что те же самые шаги распределяются.между различными внутренними блоками обработки данных. При этом исполнение команд возлагается на исполнительный блок (ИБ), а выборку команд, чтение операндов и запись результатов осуществляет блок интерфейса шины (БИШ); это распределение функций отображено на Рис. 7.3. Оба указанных блока работают независимо, и в большинстве случаев происходит интенсивное совмещение операций выборки команд и выполнения очередной команды. И Б исполняет команды, которые уже предварительно выбраны из ОЗУ посредством БИШ, и поэтому общее время выборки команд существенно сокращается.

 

Шестнадцатиразрядное арифметико-логическое устройство (АЛУ), входящее в аппаратные средства И Б, следит за флажками состояния и управляющими флажками ЦП, манипулирует регистрами общего назначения (РОН) и выполняет различные действия над операндами команд. Для быстрого осуществления внутренних пересылок регистры ИБ и линии данных сделаны 16-разрядными.