Приставка «микро» в термине микроэлектроника используется для подчеркивания высокой степени микроминиатюризации электронной аппаратуры. Основная цель разработчиков микроэлектронных устройств – достижение максимальной интеграции при максимальной надежности и минимальном объеме. Движение к этой цели характеризует график на рис. 10.1. На этом графике отображены размеры транзистора l и степень интеграции К по годам.
Рис. 10.1. Размеры транзисторов (l) и степень интеграции (K) по годам
Из анализа графика следует, что зависимости не являются линейными и скорости их изменения со временем падают. Грубо говоря, каждый шаг на этом пути оказывается короче и дороже. Что же мешает дальнейшей миниатюризации? Возникающие здесь проблемы можно условно разделить на физические (принципиальные) и технологические.
К физическим ограничениям интегральной микроэлектроники относится, в частности, эффект просачивания электронов. Мы знаем, что в p-n-переходе возникает двойной заряженный слой, толщина которого составляет доли мкм. Если в транзисторе сблизить области истока и стока (эмиттера и коллектора), то высота потенциального барьера между ними понижается и носители заряда проникают через этот барьер, т.е. ток через транзистор возрастает.
В свою очередь, этот эффект приводит к повышению энергопотребления ИС, а также к стиранию четкой границы между состояниями «0», «1» в схеме. Минимальная длина, на которой можно пренебречь эффектом просачивания, составляет 0,05-0,1 мкм.
Другим нежелательным эффектом, ограничивающим размеры элемента ИС, является туннельное прохождение электронами тонких диэлектриков. Как известно, если изолирующая пленка достаточно тонка, то она способна пропускать токи (п. 9.3). По теоретическим оценкам, эта критическая толщина составляет 4-5 нм. Сейчас толщина изолирующего слоя SiO2 в МДП-транзисторах составляет порядка 20 нм. Если учесть возможные неоднородности толщины изолирующей пленки, то можно сделать вывод о близком ограничении данного параметра.
Следующая группа эффектов, ограничивающих возможность дальнейшей микроминиатюризации, связана с сильными электрическими полями. Выше мы уже говорили, что в сильных полях наблюдаются эффекты, приводящие к росту концентрации и изменению подвижности носителей заряда (п. 6.4). Кроме того, горячие электроны получают от поля энергию, достаточную для генерирования дефектов решетки. Все эти эффекты приводят к деградации параметров элементов ИС. Так, накопление дефектов приводит к изменению порогового напряжения. Критическая величина напряженности сильного поля имеет порядок 0,9 – 1,4 кВ/см, следовательно, уже при длине канала 1 мкм возможно возникновение таких эффектов.
Кроме того, в сильных электрических полях возможна э лектродиффузия материала металлических межсоединений, которая приводит к обрывам или замыканиям в схеме межсоединений.
Еще одна проблема связана с флуктуациями тока и с шумами в полупроводниковых элементах. Величина тепловых шумов при комнатной температуре достигает 25 мВ, а флуктуации порогового напряжения составляют ~100 мВ. Поскольку величина логического перепада Δ U, отделяющая состояние логической единицы от логического нуля, должна в десять раз превышать амплитуду уровня шума, нижняя граница Δ U должна быть не менее 1 В. Кроме того, эта граница возрастает с уменьшением размеров элемента ИС.
Анализируя вышесказанное, оценим величины, которые можно считать физическими границами микроминиатюризации
1. Длина канала (ограниченная эффектом просачивания) – не более, чем 0,05–0,1 мкм.
2. Толщина изолирующего слоя (ограниченная туннельным эффектом) – не более, чем 4-5 нм.
3. Величина логического перепада (ограниченная шумами) – 1 В.
Фирма IBM опубликовала характеристики КМОП-транзистора:
– длина канала – 0,25 мкм;
– толщина окисла – 6 нм;
– напряжение питания – 1,2 В;
– время переключения – 50 пс.
Сравнивая характеристики КМОП-транзистора IBM с вышеприведенными физическими ограничениями, можно сделать выводы о близости этих групп параметров.
Следует отметить, что опубликованные IBM характеристики, конечно же, не относятся к среднестатистическим, а характеризуют высокий достигнутый уровень.
Кроме отмеченных выше физических проблем, существуют технологические проблемы изготовления ИС. Эти проблемы также относятся к ограничениям, хотя и не носят столь принципиального характера. Они могут быть преодолены с изменением условий эксплуатации или при внедрении более прогрессивных технологий при соответствующих дополнительных капиталовложениях. Перечислим эти технологические проблемы.
1. Проблема теплоотвода. С уменьшением размеров элементов ИС возрастает сопротивление схемы межсоединений, например, суммарная длина элементов схемы межсоединений СБИС составляет 4,5 м. Возрастание степени интеграции приводит к росту числа теплоизлучающих элементов. В итоге растет количество тепла, выделяемого одной ИС. Однако корпуса ИС с воздушным охлаждением позволяют отводить не более 1 Вт см-2 мощности, что ограничивает степень интеграции и размеры элементов ИС.
Очевидно, что, изменив условия эксплуатации, усилив теплоотвод, можно ослабить это ограничение.
2. Проблема межсоединений. По мере роста числа элементов на кристалле, все более острой становится задача организации соединений элементов между собой. Площадь межсоединений становится все больше. Приходится выполнять не один, а несколько уровней межсоединений, естественно, осуществляя их электроизоляцию. Такое положение снижает эффективность повышения интеграции ИС. Даже при 12 уровнях межсоединений в ИС с 2,5∙104 транзисторов на долю межсоединений приходится половина площади кристалла.
Разработка и выполнение такой сложной конструкции сопряжены с целым рядом различных технологических проблем, что, естественно, влияет на себестоимость изделия.
3. Проблема однородности полупроводника. Работа элемента полупроводниковой ИС возможна лишь в том случае, если он изготовлен из однородного, бездефектного полупроводника. В процессе получения слитков полупроводника, резки пластин, диффузии примесей на кристалл действуют различные интенсивные факторы: механические. тепловые и т.д. Итогом такого воздействия является образование различных дефектов структуры. С уменьшением размеров элементов ИС возрастает вероятность попадания такого дефекта в критическую область элемента, например, в область базы биполярного транзистора. Таким образом, снижается выход годных изделий.
Очевидно, что и эта проблема может быть уменьшена в результате использования более высоких технологий и систем контроля. Такой подход связан с определенными (часто неоправданными) затратами.
4. Проблема конструкции. Соединение большого числа элементов требует специального многослойного монтажа, который обычно уменьшает надежность создаваемых полупроводниковых устройств и процент годных ИС.
Все указанные проблемы приводят к определенному пределу микроминиатюризации и интеграции ИС. Основной причиной этого является то, что интегральная микроэлектроника использует схемные решения для реализации заданных функций и не использует новых физических идей при создании сложных устройств. В связи с резким усложнением функций, выполняемых электронными устройствами и системами, в одной ИС объединяется столь большое количество активных и пассивных компонентов и такое количество межсоединений, что приближается предел, при котором созданная ИС окажется практически неработоспособной. Этих трудностей и ограничений часто можно избежать в рамках другого направления электроники – функциональной микроэлектроники.
При этом возможно использовать совместно в оптимальном соотношении достижения функциональной и интегральной электроники.
