Если хотя бы на одном из входов будет действовать логический ноль, соответствующий эмиттерный переход будет открыт. В цепи коллектора, а следовательно, и в цепи базы ток будет отсутствовать, будет находиться в режиме отсечки, ток через транзистор, а значит, ток базы будут близки к нулю. Транзистор также будет находиться в режиме отсечки, и на выходе будет высокий уровень напряжения логической единицы. При этом напряжение на коллекторе и на базе будет максимальным, и будет находиться в полностью открытом состоянии.При подаче на оба входа логических единиц оба эмиттерных перехода закрываются, и ток будет протекать по цепи от плюса, через R1, переход база-коллектор на базу. Транзистор VT2 перейдёт в режим насыщения. Ток через него, а следовательно, и ток базы будет максимальным, и транзистор VT4 перейдёт в режим насыщения. На выходе будет низкий уровень логического нуля. При этом напряжение на коллекторе VT2 и на базе будет близко к нулю и перейдёт в полностью закрытое состояние. Диод VD1 применяется для более надёжного запирания транзистора VT3
ДТЛ-логика
Диодно-транзисторная логика (ДТЛ), англ. Diode–transistor logic (DTL) — технология построения цифровых схем на основе биполярных транзисторов, диодов и резисторов. Своё название технология получила благодаря реализации логических функций (например, 2И) с помощью диодных цепей, а усиления и инверсии сигнала — с помощью транзистора (для сравнения см. резисторно-транзисторная логика и транзисторно-транзисторная логика).
Принцип работы
Показанная на рисунке схема представляет собой типичный элемент 2ИЛИ-НЕ.
Если хотя бы на одном из входов уровень логического нуля, то ток течет через R1 и диод во входную цепь. На анодах диодов напряжение 0,7 В, которого недостаточно для открывания транзистора. Транзистор закрыт. На выходе формируется уровень логической единицы.
Если на все входы поступает уровень логической единицы, ток течет через R1 на базу транзистора, образуя на анодах диодов напряжение 1,4 В. Поскольку напряжение уровня логической единицы больше этой величины, входы диодов обратносмещены и не участвуют в работе схемы. Транзистор открыт в режиме насыщения. В транзистор втекает ток нагрузки, по величине значительно больший тока нагрузки в состоянии логической единицы.
Преимущества и недостатки
Основное преимущество ДТЛ перед более ранней технологией РТЛ — возможность создания большого числа входов. Задержка прохождения сигнала по-прежнему достаточно высока, из-за медленного процесса утечки заряда с базы в режиме насыщения (когда все входы имеют высокий уровень) при подаче на один из входов низкого уровня. Эту задержку можно уменьшить подключением базы транзистора через резистор к общему проводу или к источнику отрицательного напряжения.
В более современной и эффективной технологии ТТЛ данная проблема решена путём замены диодов на мультиэмиттерный транзистор. Это также уменьшает площадь кристалла (в случае реализации в виде интегральной схемы), и соответственно позволяет добиться более высокой плотности элементов.
Однако в ещё более современных и эффективных микросхемах ТТЛ (74S, 74LS, 74AS, 74ALS, 74F) с диодами Шоттки (ТТЛШ, ТТЛ Шоттки), фактически произошёл возврат к ДТЛ, на основе новой технологии — диодах и транзисторах Шоттки. Эти серии многоэмиттерного транзистора не содержат, фактически являются ДТЛ, и носят название ТТЛ (ТТЛШ) лишь «по традиции», будучи развитием именно ДТЛ.
Применение
Логические элементы на основе ДТЛ являлись основой для многих ЭВМ второго поколения, например БЭСМ-6, IBM 1401, и др.
ЭТЛ-логика
Эми́ттерно-свя́занная ло́гика (ЭСЛ, ECL) — семейство цифровых интегральных микросхем на основе дифференциальных транзисторных каскадов. ЭСЛ является самой быстродействующей из всех типов логики, построенной на биполярных транзисторах. Это объясняется тем, что транзисторы в ЭСЛ работают в линейном режиме, не переходя в режим насыщения, выход из которого замедлен. Низкие значения логических перепадов в ЭСЛ-логике способствуют снижению влияния на быстродействие паразитных ёмкостей.
Основная деталь ЭСЛ-логики — схема потенциального сравнения, собранная не на диодах (как в ДТЛ), а на транзисторах. Схема представляет собой транзисторы, соединённые эмиттерами и подключенные к корпусу (или питанию) через резистор. При этом транзистор, у которого напряжение на базе выше, пропускает через себя основной ток. Как правило, один транзистор в схеме сравнения подключен к опорному уровню, равному напряжению логического порога, а остальные транзисторы являются входами. Выходные цепи схемы сравнения поступают на усилительные транзисторы, а с них — на выходные эмиттерные повторители.
Эмиттерный повторитель — способ включения транзистора, когда коллектор подключен к шине питания, а эмиттер является выходом. Напряжение на выходе эмиттера практически соответствует напряжению на базе, куда подаётся входной сигнал. Поэтому он и называется повторителем. Повторитель усиливает ток, не усиливая напряжения. Используется в основном для согласования высокого выходного сопротивление источника сигнала с малым сопротивлением нагрузки.
Особенностью ЭСЛ является повышенные скорость (150 МГц уже в первых образцах 60-х годов и 0,5…2 ГГц в 70—80-х) и энергопотребление по сравнению с ТТЛ и КМОП (на низких частотах, на высоких — примерно равное), низкая помехоустойчивость, низкая степень интеграции (ограниченная, в частности, большой потребляемой мощностью каждого элемента, что не позволяет разместить в одном корпусе много элементов, так как это приведёт к перегреву) и как следствие — высокая стоимость.
КМОП-логика
В технологии КМОП используются полевые транзисторы с изолированным затвором с каналами разной проводимости. Отличительной особенностью схем КМОП по сравнению с биполярными технологиями (ТТЛ, ЭСЛ и др.) является очень малое энергопотребление в статическом режиме (в большинстве случаев можно считать, что энергия потребляется только во время переключения состояний). Отличительной особенностью структуры КМОП по сравнению с другими МОП-структурами (N-МОП, P-МОП) является наличие как n-, так и p-канальных полевых транзисторов; как следствие, КМОП-схемы обладают более высоким быстродействием и меньшим энергопотреблением
КМОП-вентили достаточно просто реализуют функции ИЛИ-НЕ (NOR)и И-НЕ (NAND).
Выход Q двухвходового логического элемента 2ИЛИ-НЕ зависит от входов X1 и X2
Q = X1 + X2 (сумма под черточкой)
Рассмотрим КМОП-схему с двумя входами, в которой входные сигналы поступают на р-МОП, соединенные последовательно, и на n-МОП, соединенные параллельно
Триггерная ячейка.
Основу триггеров составляют простейшие запоминающие ячейки, представляющие собой симметричную структуру из двух логических элементов ИЛИ-НЕ либо И-НЕ, охваченных перекрёстной обратной связью:
// (В дальнейшем в шпоре Q c черточкой = Q1)
Ячейки могут находиться в двух устойчивых состояниях: 1 и 0. Состоянию 1 соответствует единичный сигнал на выходе Q, состоянию 0 соответствует единичный сигнал на выходе Q1.
Вход, по которому ячейка устанавливается в состояние 1, обозначается буквой S, а в состоянии 0 – буквой R.
Когда на обоих информационных кодах существуют логические нули (S=R=0), сигналы на выходе могут иметь одно из двух сочетаний: Q=1, Q1=0 либо Q=0, Q1=1, так как каждый логический элемент ИЛИ-НЕ инвертирует входные сигналы, а переключающим сигналом служит единица. Допустим, что Q=1. Этот сигнал, действуя на входе нижнего элемента создаёт на его выходе Q1=0. В свою очередь, на входах верхнего элемента два нулевых сигнала – со входа R и с выхода Q1, обеспечивает Q=1. Состояние это устойчивое.
Если на один из входов подать единичный сигнал, сохраняя нулевой на другом, триггер примет состояние, которое однозначно определяется входной информацией. При входных сигналах S=1, R=0 триггер принимает единичное состояние Q=1, Q1=0, а при S=0, R=1 – нулевое: Q=0, Q1=1. При появлении управляющего сигнала на одном из входов происходит либо опрокидывание триггера, либо подтверждение существующего состояния, если оно совпадает с требуемым.
Если одновременно подать переключающие сигналы на оба входа (S=R=1), на обоих выходах появятся логические нули (Q=Q1=0) и устройство утратит свойства триггера. Поэтому комбинацию S=R=1 называют неопределённой (н/о).
Переход от неопределённой комбинации к нейтральной (S=R=0) называют запрещенной комбинацией, так как состояние выходов при этом восстанавливается, но с равной вероятностью оно может стать единичным, так и нулевым, т.е. ведёт к непредсказуемому поведению триггера.
Триггер, который переключается сигналами логической единицы, т.е. на логических элементах ИЛИ-НЕ, называют триггером с прямым управлением (RS-триггер).
Триггер, который переключается сигналами логического нуля, т.е. на логических элементах И-НЕ, называют триггером с инверсными входами (
-триггер). Для такого триггера неопределённая комбинация (н/о): S=R=0.
