Важливою ознакою класифікації є принцип побудови перетворювачів кодів, згідно з яким їх можна поділити на чотири групи

Арифметико логічні пристрої та блоки прискореного переносу.

АЛП (ALU, Arithmetic-Logic Unit) – виконують над словами ряд дій. Основою АЛП є суматор, схема якого доповнюється логікою, що розширює функціональні можливості АЛП та забезпечує його перестроювання із однієї операції на іншу. Звичайно АЛП – 4^х розрядні і для нарощування розрядності об’єднуються з формуванням послідовні та паралельні переноси. Логічні можливості АЛП різних технологій (ТТЛШ, КМОН, ЕЗЛ) подібні.

А, В – входи операндів;

S – входи вибору операцій;

C₁ – вхід переносу;

M – вхід типу операції, яка виконується, М=1 – логічна, М=0 – арифметико логічна;

F – виходи, результат операції;

G, H – виходи, використовуються для організації переносів при нарощуванні розмірності АЛП;

C₀ – вихід переносу;

A=B₀ – вихід порівняння, якщо А дорівнює В з відкритим колектором.

 

Рис. 1. УГП АЛП

 

Перелік операцій, які виконує АЛП обов’язково є у довідниках. Логічні операції виконуються порозрядно, тобто операція А*В позначає, що а_і*b_i при відсутності взаємо впливу розрядів.

При арифметичних операціях враховуються між розрядні переноси.

Логічні операції відтворюють усі функції 2^х змінних.

В логіко-арифметичних операціях зустрічаються як логічні так і арифметичні операції.

Запис типу потрібно розуміти так: спочатку порозрядно виконується операція заперечення ; логічне додавання , множення , а потім над отриманими результатами (4^х розрядні) виконується операція додавання.

Якщо потрібно виконати операції над словами з більшою розрядністю то АЛП з’єднуються із організацією послідовно рис. 2а, або переносів рис. 2б.

Рис. 2

G – функція генерації має «1» значення, якщо перенос на виході даного розряду з’являється незалежно від наявності або відсутності вхідного переносу: g_i=a_ib_i.

H – функція прозорості має «1» значення, якщо на виході даного розряду з’явиться тільки при наявності вхідного переносу: k_i=a_i۷b_i.

Вираз сигналу переносу C_i=g_i۷h_iC_i-1, C₀=g₀۷C_вхh₀

Блок CRU – також виробляє функції H, G для усіх АЛП, що дозволяє організовувати перенос на наступному рівні (між декількома групами із 4^х АЛП).

 

Компаратори

 

Порівнювальними пристроями називаються комбінаційні дискретні пристрої, які здійснюють порівняння двох n- розрядних кодів. Вони призначені для перевірки рівності двох двійкових кодів чисел (для визначення більшого (меншого) з них).

Компаратори (пристрої порівняння) – виконують операцію порівняння 2^х «n» - розрядних двійкових операндів (А і В) та формують результат порівняння у вигляді високого рівня напруги на одному з входів.

Значення «F» на виході компаратору приймає значення «1», якщо буде додержуватися умова, яка вказана у індексі позначення функції. Наприклад F_A=B=1, якщо А=В і навпаки F_A=B=0, якщо А≠В.

Розглянемо принципи побудови порівнювального пристрою, який здійснює перевірку рівності кодів. Логічний вираз, який описує умови функціонування такого пристрою, можна записати, cкладенням таблиці істинності. Очевидно, що два двійкових коди однакової довжини будуть рівні між собою, якщо збігаються значення кожної пари однойменних розрядів. Таким чином, для пари однойменних і-х розрядів повинна виконуватись умова.

 

 

Y	X	a

 

Компаратори кодів можуть порівнювати А і В по різним ознакам (=; ≠; >; <; ≥; ≤).

Основними відносинами можна вважати «дорівнює» і «більше» інші відносини можна визначити через основні. Так ознаку нерівності слів можна записати такі відношення: ; відношення «менше» шляхом зміни місцями аргументів у функції (), а нестрогі нерівності за формулами ; . Ці відношення використовуються як умови в мікропрограмах в пристроях контролю та діагностики ЕОМ та ін..

УГП інтегральної мікросхеми з трьома виходами «=», «>», «<», має такий вигляд, рис.1.

КР1533СП1.

Рис. 1.

Класифікація порівнювальних пристроїв компараторів. Порівнювальні пристрої можуть поділятися, рис. 2:

- за принципом дії - на керовані та некеровані;

- за виконуваними функціями - на пристрої, які здійснюють перевірку рівності (нерівності) кодів, на пристрої, які визначають більше (менше) з чисел, і на універсальні порівнювальні пристрої, які виконують ці обидві функції;

- за типом виходів - з прямими та інверсними виходами;

- за принципом побудови - послідовного і паралельного типів.

 

 

Рис. 2.

 

Задача. Скласти таблицю істинності та запишіть логічний вираз щоб побудувати схему компаратора для 2^х одно розрядних чисел в базисі І-НЕ для відношень а)F_A=B, F_A≠B; в) F_A>B, F_A<B;

а)

В

А

FA=B FA≠B

б)

В

А

FA>B FA<B

Перетворювачі кодів

Перетворювачами кодів називаються дискретні пристрої, які здійснюють перетворення слів вхідного алфавіту {х₁, x₂,…х_n}, у слова вихідного алфавіту {y₁, y₂, …,y_m}. У загальному випадку перетворювачі кодів мають n входів і m виходів. Обмеження на співвідношення величин n і m не накладаються. Відповідно до введеного визначення до перетворювачів кодів може бути віднесено багато дискретних пристроїв, які здійснюють перетворення одних простих кодів у інші, простих кодів - у керуючі і навпаки.

Однак на практиці під перетворювачами кодів розуміється більш вузький клас пристроїв комбінаційного типу, до яких відносяться пристрої, що перетворюють один конкретний код в інший (наприклад, двійково-десятковий у циклічний тощо). До таких перетворювачів кодів належать дешифратори і шифратори.

Галузь застосування перетворювачів кодів дуже широка, наприклад, в автоматизованих системах керування, системах зв'язку та обчислювальній техніці. Необхідність у перетворювачах кодів пояснюється тим, що при розробці різних дискретних пристроїв, призначених для спільної роботи, складно забезпечити потрібну надійність, швидкодію та інші технічні характеристики, обмежуючись лише одним способом кодування інформації.

Наведемо такий приклад. Структура арифметичного пристрою ЕОМ, якщо його будувати в припущенні, що всі арифметичні операції над двійковими кодами будуть виконуватися за звичайними правилами, виходить досить складною. її можна значно спростити, якщо звести всі арифметичні операції до операцій додавання, скориставшись зворотними і додатковими кодами двійкових чисел. Звідси виникає практична потреба у перетворювачах звичайного (прямого) двійкового коду у зворотний і додатковий коди.

Класифікація перетворювачів кодів (рис. 1) може бути здійснена за призначенням, принципом дії, принципом побудови. За призначенням розрізняють перетворювачі прямого коду у зворотний, двійкового - в двійково-десятковий, двійкового - в код семисегментного індикатора та багато інших. За принципом дії можуть бути виділені дві групи перетворювачів кодів: керовані (синхронні) та некеровані (асинхронні).

Рис. 1.

Важливою ознакою класифікації є принцип побудови перетворювачів кодів, згідно з яким їх можна поділити на чотири групи.

До першої групи відносяться перетворювачі кодів, що синтезуються як звичайні комбінаційні схеми на логічних елементах І, АБО, І-НЕ, АБО-НЕ та ін.

Другу і третю групу складають перетворювачі кодів, побудовані за блоковими схемами: дешифратор - шифратор, дешифратор - матриця запам'ятовуючого пристрою.

Четверту групу утворюють перетворювачі кодів, які реалізуються на основі програмованих логічних матриць. На рис.2 зображено умовні графічні позначення перетворювачів кодів.

У загальному вигляді в основному полі прямокутника міститься позначення Х/У (рис. 2, а). Букви X, У можуть бути замінені позначеннями інформації, присутньої відповідно на входах і виходах. Наприклад, на рис. 2,б зображено перетворювач двійкового коду в десятковий (В - від англ. binary - двійковий, DEC - від англ. decimal - десятковий), а на рис. 2,в. Перетворювач коду Грея у двійковий код.

 

Рис. 2.

Побудова перетворювачів кодів здійснюється відповідно до загальної методики синтезу комбінаційних дискретних пристроїв, яка включає три основних етапи:

1.Одержання таблиці відповідності, яка реалізується перетворювачем кодів.

2.Одержання і перетворення (мінімізація) логічних функцій, що описують синтезований перетворювач кодів.

3.Синтез функціональної та принципової електричних схем.

Реалізація другого і третього етапів синтезу перетворювачів кодів істотно залежить від вибраного принципу побудови і заданої елементної бази. Розглянемо декілька прикладів побудови різних перетворювачів кодів.

 

Приклад 1. Побудувати схему асинхронного перетворювача двійкового коду 8421 у код 2421 на інтегральних логічних елементах КР1533ЛРЗ, КР1533ЛН1.

 

Код 2421 використовується при побудові обчислювальних пристроїв, які обробляють інформацію у двійково-десятковій системі числення. Кожні чотири розряди цього коду служать для відображення одного десяткового розряду згідно з табл. 1, де х₄, х₃, х₂, х₁ - розряди двійкового коду з вагою 8421, а у₄, у₃, у₂, у₁ - розряди двійкового коду з вагою 2421.

Аналіз табл.1 показує, що синтезована схема перетворювача являє собою дискретний пристрій з чотирма входами і виходами. Значення виходів пристрою визначені тільки на 10 наборах з 16, решта (6 наборів) можуть бути віднесені до умовних, тому що вони не зустрічаються при роботі пристрою. Синтезована схема перетворювача описується системою логічних функцій.

 

Таблиця 1.

 

Після розв’язання задачі мінімізації одержимо такі типові ДНФ функції:

На рис.3 наведено функціональну схему синтезованого перетворювача, який містить 3 елементи І- АБО - НЕ (3 корпуси) КР1533ЛР11 і 6 елементів НЕ (1 корпус) КР1533ЛН1.

 

 

Рис. 3.

Завдання для самоконтролю

Виконати аналіз роботи схеми на рис.3, якщо х₁=1, х₂=0, х₃=1, х₄=0. Для цього потрібно вказатирівні сигналів на входах і виходах пристрою та на логічних елементах рис.3. Отримані результати порівняти з даними таблиці 1.

 

Закріплення матеріалу

 

Задача. Побудувати схему асинхронного перетворювача двійкового коду 8421 в код 2421 використовуючи мультиплексори а) 8→1, б) 16→1, використовувати інтегральну мікросхему мультиплексора КР1533КП7.

Для розв’язування задачі використовувати таблицю 1, для побудови діаграм Вейча за допомогою яких можна визначити інформаційні області D_і для кожного мультиплексора (а, б).

 

Кожна схема розглядається окремо.

Для цього позначимо в кожному варіанті:

а) змінні __________ - виконують функцію __________________ входів мультиплексора;

змінні __________ - виконують функцію __________________ входів мультиплексора.

 

Для побудови схеми буде потрібно _______ ІС КР1533КП7 і тому складаємо ____________ діаграми Вейча.

 

а)

 

Запишемо логічні вирази (або логічні значення) для кожного D_і мультиплексора.

____________

 

 

Будуємо схему:

а)

 

Аналогічні дії виконуються для пункту б).

Для побудови схеми буде потрібно _______ ІС КР1533КП7 і тому складаємо ____________ діаграми Вейча.

 

б)

Запишемо логічні вирази (або логічні значення) для кожного D_і мультиплексора.

____________

Будуємо схему:

б)