МПС на мікроконтролерах, мікропроцесорах та DSP

 

Вхідний контроль:

1 Яку архітектуру можуть мати багатопроцесорні системи?

2 Які функції має виконувати інтерфейс у багатопроцесорній системі?

3 Яку розрядність шини адреси можуть мати мікроконтролери фірми Motorola MC 68 HC 05 J та МС 68 НС 11?

4 З якою метою зреалізовується клямкування адреси у МПС, якщо шина адреси/даних мікропроцесора є мультиплексована?

5 З якою метою в МПС використовується пріоритетний шифратор?

6 З якою метою в МПС використовується декодер вектора переривань?

 

DSP працюють переважно у складі багатопроцесорних систем, принаймні двопроцесорних, де другим процесором, так званим Host -процесором, може бути мікропроцесор, мікроконтролер, інший DSP або апаратний ПДП. Зв’язок поміж DSP та Host -процесором зреалізовується через Host -інтерфейс (НІ). На прикладі Host -інтерфейсу DSP сімейства DSP 56000 фірми Motorola розглянемо його структуру. НІ – 8-бітний повнодуплексний, з подвійною буферизацією паралельний порт, який долучується безпосередньо до шини даних Host-процесора. HI – асинхронний інтерфейс, який вміщує два банки регістрів: один, доступний Host -процесору, і другий банк, доступний процесору DSP. НІ забезпечує швидкість передавання пакетів 8 Мбайт/с, максимальна швидкість передавання даних при обробленні переривань становить 1,71 мільйона 24-розрядних слів/с.

Структуру НІ подано на рис. 16.1. Процесор DSP розглядає НІ як периферійний пристрій, який займає три 24-бітові слова у просторі пам’яті даних. Регістри інтерфейсу є доступні за допомогою стандартних команд процесора і способів адресування. При програмному та апаратному скиданні НІ використовується задля стандартного введення-виведення.

На рис. 16.2 наведено двопроцесорну систему на базі DSP 56000 та мікроконтролера МС 68 НС 11 фірми Motorola, який має мультиплексовані шини адреси та даних і тому потребує клямкування адреси. Усі невикористовувані входи може бути підімкнено до живлення через резистор, як, наприклад, HAСK, задля запобігання виникнення помилкових сигналів.

Двоспрямована шина даних Н 7... Н 0 використовується для передавання даних поміж Host -процесором та DSP. Виходи адреси НА 2... НА 0 забезпечують адресне вибирання регістрів НІ, вони є стабільні, якщо вхід НЕN дозволу переривань має низький активний рівень. Вхід HR/W вибирає напрямок передавання даних при доступі до Host -процесора. Якщо HR/W = 1 та HEN є активний, дані передаються з DSP до Host -процесора; якщо HR/W = 0, то за активного входу HEN дані передаються з Host -процесора до DSP. Вхід HR/W є стабільний, якщо HEN є активний. Вхід HEN – дозвіл HOST, дозволяє передавати дані шиною даних HOST. Якщо HEN не є активний, лінії шини даних перебувають у третьому стані. Вихід HREQ забезпечує надходження від DSP до Host -процесора, контролера ПДП або іншого зовнішнього контролера

 

 

Рисунок 16.1 – Структура НІ

 

сигналу запиту на переривання IRQ. Вихід HREQ може сполучуватись з контактом запиту на переривання Host -процесора, запитом передавання контролера або входом керування зовнішнього пристрою. Вихід HACK – забезпечення сигналу відповіді за операцій ПДП та сигналу відповіді – за переривання для сумісності з процесорами сімейства МС 68 ХХХ. У першому випадку сигнал HACK використовується для стробування даних за операцій ПДП, а у другому – для дозволу видавання на шину даних вектора переривань, якщо сигнал HREQ є активний.

 

 

 

Рисунок 16.2 – Система на базі DSP та МC 68 НС 11

 

На рис. 16.3 наведено двопроцесорну систему на базі DSP 56000 та процесора МС 68000 фірми Motorola. Процесор МС 68000 може використовувати команду MOVEP зі словом, довгим словом задля передавання до DSP або читання з нього послідовності даних. При використовуванні в якості Host-процесора МС 68020 або МС 68030 у будь-якій команді може використовуватись динамічно змінюваний розмір шини.

 

 

Рисунок 16.3 – Система на базі DSP та МС68000

 

На рис. 16.4 наведено мікропроцесорну систему з чотирьох DSP, які сполучуються за допомогою одного Host -інтерфейсу. Така МПС може виконувати до 41-го мільйона команд на секунду і може масштабуватись для підвищування продуктивності. SSI на рис. 16.4 – послідовний інтерфейс.

 

Контрольні питання:

1 Яку роль у багатопроцесорних системах відіграє мікроконтролер і яку – DSP?

2 Яку роль у багатопроцесорних системах відіграє мікропроцесор і яку – DSP?

3 За допомогою якого вузла DSP зреалізовується долучання його до Host -процесора?

4 Які пристрої можуть використовуватись в якості Host -процесора?

 

Контрольні питання підвищеної складності:

1 У який спосіб можуть обмінюватися інформацією процесори у багатопроцесорних системах?

2 У який спосіб за послідовного чи паралельного передавання даних зреалізовується обмін поміж DSP та Host -процесором?

3 Чи є передавання даних через Host -інтерфейс: синхронне? асинхронне?

 

 

 

Рисунок 16.4 – Система на базі кількох DSP