Система команд RISC-мікропроцесорів сімейства PowerPC

 

Вхідний контроль:

1 Які способи адресування використовують універсальні МП МС 68 ХХХ?

2 Які способи адресування використовуються при обробленні одно- та двовимірних масивів?

 

Задля забезпечення підвищення продуктивності мікропроцесорів PowerРС притаманні іншим мікропроцесорам способи адресування операндів застосовуються в обмеженому обсязі: регістровий, непрямий регістровий зі зміщенням, непрямий регістровий з індексуванням, відносний, абсолютний, безпосередній.

Всі команди арифметичних та логічних операцій, порівняння та зсувів виконуються лише з регістровим та безпосереднім адресуванням. Уникнення звертання до циклів звернення до шини з метою вибирання операндів підвищує продуктивність процесора. Команди мають триадресний формат, що дозволяє запобігти зайвим пересиланням поміж регістрами. Регістри операндів називаються rА та rВ, регістр розміщення результату є rD. Звернення до регістрів здійснюється за їхніми номерами GPR 31… GPR 0. Безпосередній операнд зі знаком SIm або без знаку UIm задається 32-розрядним словом, яке слідує за кодом команди.

Команди завантажування та зберігання вмісту регістрів використовують при зверненні до пам’яті непряме регістрове адресування зі зміщенням або індексуванням. Ефективна адреса операнда ЕА визначається виразами:

ЕА = (rА!0) + d 32 – при адресуванні зі зміщенням;

ЕА = (rА!0) + (rВ) – при адресуванні з індексуванням;

де rА, rВ – номери регістрів загального призначення GPR 31... GPR 1; d 32 – 32-розрядне зміщення. Регістр GPRO не використовується за цих способів адресування: якщо в якості номера вказано 0, то формується адреса ЕА = d 32 при адресуванні зі зміщенням, ЕА = (rВ) – при адресуванні з індексуванням. Так зреалізовується пряме адресування зі зверненням за заданою адресою d 32 та непряме регістрове адресування за адресою, заданою вмістом регістра rВ.

У командах розгалужень використовують пряме та відносне адресування. За адресу переходу слугує вказана в команді адреса t-adr або сума (РС + t-adr).

Усі команди мають 32-розрядний формат коду операції. При використовуванні безпосереднього адресування після коду операції йде 32-розрядний операнд. У командах, які використовують непряме регістрове адресування зі зміщенням, після коду операції йде 32-розрядне зміщення, а в командах розгалужень – 32-розрядна адреса t-adr. Отже, всі команди мають 4 або 8 байт.

Команди арифметичних операцій (табл. 14.1) мають кілька модифікацій, які відрізнюються формуванням прапорців за результатами операцій. Якщо після мнемокоду операції йде символ “. ”, то за результатами операції встановлюються відповідні значення бітів SO, EQ, GT, LT у полі CR 0 регістра CR. Якщо мнемокод команди має суфікс “ О ”, то за результатами її виконання встановлюються біти OV, SO у регістрі XER; біт SO дублюється у полі CR 0. Команди додавання addic, addc, adde, addme, addze та віднімання subfc, subfic, subfe, subfme, subfze встановлюють прапорець перенесення СА у регістрі XER за результатом операції. Команда addi при значенні rА = 0 завантажує безпосередній операнд зі знаком SIm до регістра rD, а при rА = /0 – виконує додавання цього операнда з вмістом регістра rВ. Команда безпосереднього додавання addis виконує при rA = /0 додавання вмісту rА з безпосереднім операндом SIm, зсунутим на чотири розряди ліворуч, а при rA = 0 – завантажує зсунутий операнд SIm до регістра rD.

 

Таблиця 14.1 – Команди арифметичних операцій

Синтаксис Асемблера	Операція
addi(addis) rDrA,SIm add(add., addo, addo.) rDrA,rB addic(addic.) rD,rA,SIm addc(addc., addco, addco.) rD,rA,rB adde(adde., addeo, addeo.) rD,rA,rB addme(addme., addmeo, addmeo.) rD,rA addze(addze., addzeo, addzeo.) rD,rA	rA|O+Slm →rD (зсув SIm) rA+rB →rD rA+SIm →rD, встановлення СА rA+rB →rD, встановлення СА rA+rB+CA→rD, встановлення СА rA-1+CA → rD, встановлення СА rA+CA → rD, встановлення СА
subf(subf., subfo, subfo.) rD,rA,rB subfic rD,rA,Slm subfc(subfc., subfco, subfco.) rD,rA,rB subfe(subfe., subfeo, subfeo.) rD,rA,rB subfme(subfme., subfmeo, subfmeo) rD,rA subfze(subfze., subfzeo, subfzeo) rD,rA	-rA+rB →rD -rA+Slm → rD, встановлення СА -rA+rB → rD, встановлення СА -rA+rB+CA → rD, встановлення CА -rA-1+CA → rD, встановлення CА -rA+CA → rD, встановлення CА
mulli rD,rA,Slm mullw(mullw., mullwo, mullwo) rD,rA,rB mulhw(mulhw.) rD,rA,rB mulhwu(mulhwu.) rD,rA,rB	rA*SIm → rD, знакове 16х16 rA*rB → rD, знакове 16х16 rA*rB → rD, знакове 32х32 rA*rB → rD, беззнакове 32х32
divw(divw., divwo, divwo.) rD,rA,rB divwu(divwu., divwuo, divwuo.) rD,rA,rB	rA/rB → rD, знакове 32:32 rA/rB → rD, беззнакове 32:32
neg(neg., nego, negok) rD,rA	-rA → rD
extsb(exstb.) rA,rS extsh(exsth) rA,rS	rS(мол.байт) → rA Розширення rS (мол.п/слова) → rA знаком

 

Команди множення та ділення можуть оперувати з операндами зі знаком та без знаку. При знаковому множенні 16-розрядних операндів (команди mulli, mullw) у регістрі rD розміщується 32-розрядний результат. При множенні 32-розрядних чисел зі знаком (команда mulhw) або без знаку (команда mulhwu) до регістра rD записуються старші 32 розряди результату, а до наступного регістра з номером (rВ + 1) – молодші 32 розряди. При діленні 32-розрядних чисел зі знаком (команда divw) або без знаку (команда divwu) до регістра rD заноситься 32-розрядний результат.

Команда neg змінює знак операнда. Команда extsb перетворює молодший байт вмісту регістра rS шляхом розширення знаку у 32-розрядне дане, яке розміщується в rD. Команда extsh виконує аналогічне розширення знаку для 16-ти молодших розрядів (молодше півслово) вмісту регістра rS.

Команди логічних операцій (табл. 14.2) виконуються над операндами без знаку, які є записані до регістрів rS, rB або задані безпосередньо в команді (UIm). МП зреалізовує вісім логічних операцій: “ТА”, “АБО”, “виключне АБО”, “ТА-НІ”, “АБО-НІ”, інверсію, імплікацію, еквівалентність. Команди, які мають після мнемокоду символ “. ”, виставляють відповідні прапорці в полі CR 0 регістра CR. Команди логічних операцій зі зсувом ands., oris., xoris. перед виконуванням вказаних в них операцій виконують зсув безпосереднього операнда ліворуч на 16 розрядів. До даної групи входить також команда cntizw, яка визначає кількість послідовно розташованих нулів у регістрі rS, розпочинаючи зі старшого розряду. Це число заноситься до регістра rA.

 

Таблиця 14.2 – Команди логічних операцій

Синтаксис Асемблера	Операція
andi.(andis.) rA,rS,UIm ori.(oris.) rA,rS,UIm xori.(xoris) rA,rS,UIm	rS ^ UIm →rA, ( зсув UIm) rS v UIm →rA, ( зсув UIm) rS Å UIm →rA, ( зсув UIm)
and(and.) rA,rS,rB or(or.) rA,rS,rB xor(xor.) rA,rS,rB and(nand.) rA,rS,rB nor(nor.) rA,rS,rB andc(andc.) rA,rS,rB orc(orc.) rA,rS,rB egv(egv.) rA,rS,rB	rS ^ rB →rA rS v rB →rA rS Å rB →rA rS ^ rB →rA rS v rB →rA rS ^ rB →rA rS v rB →rA rS Å rB →rA
cntizw(cntizw.) rA,rS	Число старших 0 в rS→rA

 

Команди порівняння (табл. 14.3) здійснюють віднімання операндів, які зберігаються в регістрах rA, rB, або заданих безпосередньо (SIm, UIm), які можуть бути числами зі знаком або беззнаковими. За результатами віднімання встановлюються прапорці у полі CRi регістра CR. Номер поля i = 7...2 задається операндом crdD в команді Асемблера. Якщо цей операнд не є заданий або дорівнює 0, то прапорці встановлюються у полі СR 0. Операнд L приймається таким, що дорівнює 0.

Команди зсувів зреалізовують багаторозрядні логічні (sew, srw), арифметичні (sraw, srawi) та циклічні (rewinm, rewnm, rewimi) зсуви вмісту регістра rS з розміщенням результату в rA. Кількість розрядів зсуву задається або безпосереднім операндом Ns, або вмістом шести молодших розрядів регістра rB. При логічних зсувах ліворуч (команда sew) або праворуч (команда srw) розряди, які звільнюються, заповнюються нулями. При арифметичному зсуві праворуч (команди sraw, srawi) в старші розряди дублюється знак зсуваного операнда.

 

Таблиця 14.3 – Команди порівняння та зсувів

Синтаксис Асемблера	Операція
cmpi crfD,L,rA,SIm cmp crfD,L,rA,rB cmpli crfD,L,rA,UIm cmpl crfD,L,rA,rB	-rA + Sim ( знакове ) -rA + rB ( знакове ) -rA + Sim ( беззнакове ) -rA + rB ( беззнакове )
slw(slw.) rA,rS,rB srw(srw.) rA,rS,rB srawi(srwi.) rA,rS,Ns sraw(sraw.) rA,rS,rB	[rS←s(rB)]→rS, заповнення нулями [rS→s(rB)]→rA, заповнення нулями [rS→s(Ns)]→rA, заповнення нулями [rS→s(rB)]→rA, заповнення нулями
riwinm(riwinm.) rA,rS,Ns,Mb,Me riwnm(riwnm.) rA,rS,rB,Mb,Me rlwimi(rlwimi.) rA,rS,Ns,Mb,Me	[rS←r(Ns)] ^ M→rA [rS←r(rB)] ^ M→rA ([rS←r(Ns)] ^ M) v (rA ^ M) →rA

 

Циклічні зсуви зреалізовуються лише ліворуч, а результат логічно множиться на маску M. Маска формується відповідно до задаваних у команді номерів початкового Mb та кінцевого Мс бітів. Біти маски з номерами від Мс до Мb мають значення 1, тому відповідні біти результату зберігаються. Решта бітів маски дорівнюють 0, і відповідні біти результату набирають такого самого значення. Здобутий внаслідок зсуву та маскування результат записується до регістра rA. При виконуванні команд rewinm, rewnm попередній вміст регістра rA не зберігається. Команда rewimi зберігає в регістрі rA значення бітів, для яких біти маски становили 0.

Команди зсувів можуть зумовлювати встановлення прапорців у полі CR 0 регістра CR залежно від результату операції. Для цього після мнемокоду команди слід поставити символ “. ”.

Команди завантаження та зберігання (табл. 14.4) завантажують до регістра GPR з номером rD байт, слово, довге слово (32 розряди) з пам’яті або записують до пам’яті байт, слово та довге слово з регістра rS. Задля звернення до пам’яті використовується непряме регістрове адресування зі зміщенням або індексуванням, у цьому разі в команді зазначаються адресний rA та індексний rB регістри, при адресуванні зі зміщенням – адресний регістр rA та зміщення d 32. При завантаженні байта (команди lbz та lbzx) старші розряди регістра rD заповнюються нулями. При завантаженні слова старші розряди заповнюються або нулями (команди lbhz, lnzx) або значенням старшого знакового біта b 15 завантажуваного довгого слова (команди lha, lhax).

Команди завантаження-зберігання мають модифікації з суфіксом u, який надає команді додаткові функції: до регістра rA після пересилання завантажується ефективна адреса ЕА, використовувана в даній команді.

 

 

Таблиця 14.4 – Команди завантаження та зберігання вмісту регістра GPR

Синтаксис Асемблера	Операції
lbz(lbzu) rD,d(rA) lbzx(lbzux) rD,rA,rB lhz(lhzu) rD,d(rA) lhzx(lhzux) rD,rA,rB lha(lhau) rD,d(rA) lhax(lhaux) rD,rA,rB lwz(lwzu) rD,d(rA) lwzx(lwzux) rD,rA,rB	(EA)→rD, байт, (EA→rA) (EA)→rD, байт, (EA→rA) (EA)→rD, півслово, (EA→rA) (EA)→rD, півслово, (EA→rA) (EA)→rD, півслово, (EA→rA) (EA)→rD, півслово, (EA→rA) (EA)→rD, слово, (EA→rA) (EA)→rD, слово, (EA→rA)
stb(stbu) rS,d(rA) stbx(Stbux) rS,rA,rB sth(sthu) rS,d(rA) sthx(sthux) rS,rA,rB stw(stwu) rS,d(rB) stwx(stwux) rS,rA,rB	rS→(EA), байт, (EA→rA) rS→(EA), байт, (EA→rA) rS→(EA), півслово, (EA→rA) rS→(EA), півслово, (EA→rA) rS→(EA), слово, (EA→rA) rS→(EA), слово, (EA→rA)
lhbrx(lwbrx) rD,rA,rB sthbrx(stwbrx) rA,rB	(EA)→rD, переставлення байтів (EA)→rD, переставлення байтів
lmw rD,d(rA) stmw rS,d(rA)	(EA)→rD...GPR31, групове пересилання Rs…GPR31→(EA), групове пересилання
Lswi(lswx) rD,rA,Nb(rS) stswi(stswx) rS,rA,Nb(rB)	(EA)→rD, пересилання рядка rS→(EA), пересилання рядка

 

Команди lhbrz та lwbrz переставляють байти при завантаженні до регістра rD слова або довгого слова відповідно. Команди sthbrx, stwbrx виконують аналогічне переставлення байтів у разі запису з регістра rS до пам’яті слова чи подвійного слова.

Команди групового пересилання Imw, stmw завантажують або записують до пам’яті вміст групи регістрів, розпочинаючи із заданого в команді номера rD або rS до останнього регістра з номером GPR 31. Завантажувані дані розташовуються в комірках пам’яті, розпочинаючи з адреси ЕА, яка визначається непрямим регістровим адресуванням зі зміщенням. Власне регістр rA не повинен входити до групи регістрів, які адресуються.

Команди пересилання рядків символів lswi, lswx, stswi, stswx здійснюють завантаження до регістрів або запис до пам’яті n байтів. Кількість пересиланих байтів задається зазначеним у команді операндом Nb (команди lswi, stswi) або значенням восьми старших бітів поля SS регістра ХЕR (команди lswx, stswx). Початкова адреса пересиланих байтів є ЕА = (rA) для команд lswi, stswi та ЕА = (rA!0) + (rB) – для команд lswx, stwx. Дані у регістрах розміщуються чи вибираються, починаючи з молодшого байта регістра rD або rS. Команди спричинюють виключення, якщо rA або rB входить до числа регістрів, в які завантажується або з яких вибирається рядок символів.

Керування програмою здійснюється командами безумовних та умовних переходів, програмних переривань tw, twi, системного виклику sc та повернення з підпрограм оброблення переривань rfi (табл. 14.5). Адреса команди переходу визначається за допомогою прямого (команди b, bl, bc, bcl) адресування.

 

Таблиця 14.5 – Команди керування програмою

Синтаксис Асемблера	Операція
b t-adr ba t-adr bl t-adr bla t-adr	PC + (t-adr)→PC (t-adr)→PC PC→LR, PC + (t-adr)→PC PC→LR, (t-adr)→PC
bc BO,BI,t-adr bca BO,BI,t-adr bcl BO,BI,t-adr bcla BO,BI,t-adr	PC + (t-adr)→PC, якщо ВО = CRi (t-adr)→PC, якщо ВС = CRi PC→LR, PC + (t-adr)→PC, якщо BO = CRi PC→LR, (t-adr)→PC, якщо ВО = СRi
bclr BO,BI bclrl BO,BI bcctr BO,BI bcctrl BO,BI	LR→PC, якщо BO = CRi PC→LR, якщо BO = CRi CTR→PC, якщо BO = CRi PC→LR, CTR→PC, якщо BO = CRi
twi TO,rA,SIm tw TO,rA,rB	-rA+Slm, якщо TO, тo PC, MSR→SRRO, SRR 1, Ve→PC -rA+rB, якщо TO, тo PC, MSR→SRRO, SRR 1, Ve→PC
sc *rfi	PC, MSR→SSRO, SRR 1, Ve→PC SSRO, SRR 1 →PC, MSR

 

Задане в команді число t-adr є абсолютною адресою чи зміщенням, яке визначає значення адреси переходу. За наявності у мнемокоді команди переходу суфікса l (команди bl, bla, bcl, bcla), поточне значення програмного лічильника заноситься до регістра зв’язку LR для забезпечення можливості повернення до наступної команди програми, тобто ці команди можуть слугувати для виклику підпрограм. Команди bc, bca, bcl, bcla зреалізовують умовні переходи або виклики підпрограм. Умовою розгалуження є збіг вмісту поля CRi в регістрі умов CR з чотирма молодшими бітами заданого в команді операнда BO. Номер поля і, яке використовується задля порівняння, задається операндом ВІ. За збігу заданого значення ВО і вмісту поля CRi здійснюється перехід до команди, адреса якої визначається за допомогою абсолютного (команди bca, bcla) або відносного (команди bс, bcl) адресування. За відсутності збігу виконується наступна команда програми. Команди bcl, bcla, які зберігають у регістрі LR адресу наступної команди, слугують для реалізації умовних викликів підпрограм. Команди bclr, bclrl зреалізують умовне повернення з підпрограм, якщо задане значення ВО збігається зі містом поля CRi. У цьому разі до програмного лічильника завантажується вміст регістра зв’язку LR. Команда bcrfri зберігає в регістрі зв’язку LR поточний вміст РС задля можливості повернення з підпрограми.

При виконуванні команд bcctr, bcctri до програмного лічильника завантажується вміст регістра СТR; якщо виконується умова ВО = Cri, команда bсctrd забезпечує зберігання поточного вмісту програмного лічильника в регістрі зв’язку LR.

Програміст може вказувати у програмі на підвищену ймовірність розгалуження, якщо встановить у 1 п’ятий біт операнда ВО. У цьому разі блок оброблення розгалужень ВРU забезпечить вибирання до конвеєра наступних команд відповідно до вказаного завбачання. Такий спосіб називається статичним. За нульового значення п’ятого біта в операнді ВО блок ВРU здійснює динамічне завбачання за допомогою кеша адрес ВТАС і таблиці історії ВНТ.

Команди програмних переривань tw, twi зреалізовують умовне звернення до підпрограми їхнього обслуговування. Поточний вміст програмного лічильника та регістр MSR зберігаються у регістрах SRQO та SRR 1. Умовою звернення є збіг прапорців у полі CRO, які встановлюються при порівнянні вмісту регістра rA з безпосереднім операндом SIm (команда twi) або з вмістом регістра rB (команда tw), з бітами заданого в команді 4-розрядного операнда ТО. Переривання зреалізовується, якщо хоча б один із встановлених у 1 прапорців у CRO збігається з відповідним бітом ВО. Вміст rA, rB та операнд SIm подаються при порівнянні як число зі знаком. Команда sc здійснює виклик системного переривання з підпрограмою обслуговування. Команда rfi здійснює повернення з переривання, за якого з регістрів SRR 0, SRR 1 відновлюється вміст програмного лічильника та регістра керування MSR, забезпечуючи повернення до виконування перерваної програми. Ця команда виконується лише в режимі супервізора.

При виконуванні команд умовних переходів використовуються різні поля регістра CR. Операції з бітами цього регістра зреалізуються за допомогою команд, поданих у табл. 14.6. Команда mtcrd завантажує до CR вміст регістра rS, який логічно множиться на 32-бітову маску Мcr, задану в команді. Ця команда встановлює потрібні значення бітів CR або його немаскованих полів. Команда mfcr пересилає вміст CR до регістра rD. Команда mcrxr копіює чотири молодших біти з регістра виключень XER (прапорці SO, OV, CA) в полі CRi регістра CR, де номер поля і задається операндом crft. Після копіювання ознаки SO, OV, CA у регістрі XER обнулюються. Команда mcrf копіює вміст поля CRi у поле CRj, де значення i, j задаються операндами crfS та crfD. Команди логічних операцій над окремими бітами bi, bj вмісту регістра CR використовують номери i, j цих бітів, які задаються операндами crbA та crbB, а результат операції розміщується у біті bk, номер якого k визначається у біті crbD.

Команда crand виконує операцію “ТА”, cror – “AБО”, crxor – “виключне АБО”, crnand – “ТA-HI”, cregv – еквівалентність, crande – заборона, crorc – імплікація.

 

Таблиця 14.6 – Команди, які змінюють вміст регістра CR

Синтаксис	Операція
mtcrf Mcr,rS mfcr rD mcrxr crfD mcrf crfD,crfS	rS ^ Mcr→CR CR→rD XER( 3 -0) →CRi Cri→CRj
crand crbD,crbA,crbB cror crbD,crbA,crbB crxor crbD,crbA,crbB cmand crbD,crbA,crbB crnor crbD,crbA,crbB cregv crbD,crbA,crbB crandc crbD,crbA,crbB crorc crbD,crbA,crbB	bi ^ bj→bk bi v bj→bk bi Å bj→bk bi ^ bj→bk bi v bj→bk bi Å bj→bk bi ^ bj→bk bi v bj→bk

 

Команди sync, isync, cicio використовуються для синхронізації виконування програм кількома процесорами у багатопроцесорній системі. Команда sync зумовлює завершення виконування усіх попередніх команд, а потім дозволяє виконування наступних, тобто затримує конвеєр до моменту звільнення усіх виконавчих пристроїв. Команда isync забезпечує завершення виконування попередніх команд, після чого звільнює конвеєр від наступних команд, які до нього надійшли, і вибирає з пам’яті нову пару команд, тобто очищує конвеєр. Команда cicio завершує виконування попередніх команд, які потребують звернення до зовнішньої пам’яті даних. Наступні звернення виконуються лише після виконання цієї команди, тобто зреалізовується затримка звернень, яка може використовуватись іншими пристроями. При виконуванні команди cicio на зовнішніх виводах, які визначають тип циклу звернення до шини, встановлюється комбінація сигналів, яка використовується для впорядковування звернення різних пристроїв до спільної оперативної пам’яті. Команди cciwx та сcowx забезпечують звернення мікропроцесора до спеціалізованих зовнішніх пристроїв чи розділів пам’яті при прийманні або передаванні керувальної інформації. Команди isync, cicio та наступні виконуються мікропроцесором у режимі супервізора.

З 2002 року фірма Motorola випускає нові моделі RISC -процесорів: МРС 7455, які мають суперскалярну структуру з 11-ма виконавчими механізмами. Ці моделі здатні виконувати чотири команди за один такт. Тактова частота МРС 7455 сягає 1000 МГц, споживана потужність – 21,3 Вт. Напруга живлення становить 1,6 В, а схем введення-виведення – 2,5 В. Мікропроцесор має внутрішній кеш 1-го рівня (по 32 кбайт команд та даних) та 2-го рівня обсягом 256 кбайт. Мікропроцесори МРС 7455, МРС 740, МРС 750 призначено переважно для роботи в мультипроцесорних системах, відповідно до принципу SIMD, з метою здійснювання цифрового оброблення сигналів.

 

Контрольні питання:

1 Який формат команд мають RISC -процесори?

2 У який спосіб зреалізовуються алгоритми завбачання у блоці оброблення розгалужень МП МРС 604?

3 Скільки команд водночас може виконувати МП МРС 604?

4 Які способи адресування операндів переважно використовують RISC-процесори сімейства PowerРС?

 

Контрольні питання підвищеної складності:

1 У який спосіб організовано звернення виконавчих пристроїв МП МРС 604 водночас до одних і тих самих регістрів?

2 Завантажте програмно регістри GPR 1, GPR 2 та GPR 30 відповідно даними $12345678, $ ABCDH, $EF.

3 Зреалізуйте підпрограму затримки на час, який залежить від числа К, яке зберігається в регістрі GPR 10.