Таймер є одним з головних пристроїв, які входять до складу цього блока і призначений задля формування певних часових інтервалів. Необхідність введення таймера до складу блока периферійних пристроїв зумовлено призначенням МК для керування певними об’єктами та процесами.
До складу МК МС 68 НС 705 J 1 А входить 15-розрядний багатофункціональний таймер MFT, структурну схему котрого подано на рис. 13.12.
Рисунок 13.12 – Структурна схема багатофункціонального таймера
Багатофункціональний таймер побудований на базі 15-розрядного лічильника, 8 молодших розрядів котрого являють собою програмно-доступний регістр-таймер TCR (адреса $09), а 7 старших розрядів використовуються як подільник частоти при формуванні періодичних переривань. Для контролю за роботою таймера використовується вміст регістра-таймера, який може бути прочитано за будь-якого моменту часу. Вихід старшого, 7-го, біта може використовуватися задля переривання роботи таймера через кожні 1024 періоди тактової частоти. Частота роботи лічильника становить Fc = Ft / 4.
Вартовий таймер – СОР (Computer operation property), який входить до складу багатофункціонального таймера, призначено задля контролю за роботою програмного забезпечення і реалізації переривань через певні відліки часу.
До складу багатофункціонального таймера MFT також входить регістр керування-стану TSCR (адреса $08), формат котрого подано на рис. 13.13.
 |
Рисунок 13.13 – Формат регістра керування-стану TSCR
Біти цього регістра відповідають певним ознакам, використовуються для керування роботою таймера і мають таке призначення:
– TOIE (Timer Overflow Interrupt Enable) – ознака дозволу переривання переповнювання;
– TOF (Timer Overflow Flag) – ознака переповнювання. Значення TOF = 1 встановлюється при зміні вмісту регістра-таймера з $ FF на $00. Якщо, при цьому ознака дозволу переривання переповнювання встановлена TOIE = 1, то відбувається переривання роботи МК. Отже, переривання переповнювання може відбуватися через кожні 210 = 1024 періоди тактової частоти;
– RTIF (Real-Time Interrupt Flag) – ознака періодичного переривання;
– RTIE (Real-Time Interrupt Enable) – ознака дозволу періодичного переривання;
– TOFR (Timer Overflow Flag Reset) – біт скидання ознаки переповнювання. Запис 1 до цього біта після переривання дозволяє встановлення ознаки TOF = 0;
– RTIFR (Real-Time Interrupt Flag Reset) – біт скидання ознаки періодичного переривання. Запис 1 до цього біта після переривання дозволяє встановлення ознаки RTIF = 0;
– RT 1-0 (Real-Time Interrupt) – біти, що встановлюють часові інтервали встановлення ознаки періодичного переривання. Значення RTIF = 1 встановлюється через інтервали, визначувані відповідно до вмісту цих бітів:
| RT 1-0 | Період встановлення ознаки RTIE |
| Tp = 2·14 Tt | |
| Tp = 2·15 Tt | |
| Tp = 2·16 Tt | |
| Tp = 2·17 Tt |
Використовування багатофункціонального таймера MFT дозволяє виконувати вимірювання часових інтервалів поміж певними подіями, формування сигналів з певною затримкою, періодичний виклик потрібних підпрограм, формування імпульсів потрібної частоти та довжини, а також формувати сигнали внутрішніх переривань від вартового таймера.
До складу інших МК сімейства можуть входити таймерні блоки з різною організацією для керування певними об’єктами. Більшість з них побудовано на базі 16-розрядного таймерного блока, котрий доповнюється 8-розрядним лічильником-таймером та 14-розрядним базовим таймером. До складу МК МС 68 НС 705 В 16 також входять два широтно-імпульсних модулятори, котрі можуть формувати послідовність імпульсів з програмованою шпаруватістю.
Сімейство М68НС08/908
Сімейство М 68 НС 08/908 є подальшим розвиненням МК М 68 НС 05/705. Вони зберігають їхні архітектурні особливості, однак дозволяють підвищувати техніко-економічні характеристики пристроїв, до складу котрих вони входять. До складу МК підсімейства М 68 НС 908 входить Flash -пам’ять, що дозволяє широко використовувати його у пристроях, які випускаються малими серіями. Програмна сумісність з МК М 68 НС 05/705 дозволяє використовувати програмне забезпечення, розроблене для них задля програмного керування новими пристроями.
Сьогодні випускається і рекомендовано для використовування понад 30 моделей МК цього сімейства, які відрізнюються складом паралельних і послідовних портів, а також периферійного обладнання.
До складу МК сімейства М 68 НС 08/908 входять: процесорне ядро CPU 08; внутрішня пам’ять програм – ПЗП, програмований маскою, обсягом до 32 кбайт або Flash -пам’ять, обсяг котрої становить 60 кбайт; ОЗП даних, який має ємність від 128 байт до 2 кбайт. В деяких моделях є РПЗП-ЕС обсягом 512 байт або 1 кбайт.
Залежно від функціонального призначення МК, до їхнього складу може входити від 5-ти до 8-ми паралельних портів, послідовні порти SCI та SPI. До складу МК деяких серій входять спеціалізовані послідовні порти, призначені для організації мікроконтролерних мереж. Такі МК зреалізовують обмін даними по мультиплексованій шині J 1850, зреалізовують інтерфейс з послідовною шиною USB і спеціалізовані інтерфейсні модулі CAN та I 2 C. МК серії EY вміщує послідовний порт ESCI, яки зреалізовує протокол LIN задля обміну даними однопровідною лінією зв’язку.
До складу периферійних пристроїв всіх МК сімейства М 68 НС 08/908 входять 16-розрядні таймери. Більшість моделей вміщує 8- або 10-розрядні АЦП.
Окрім того, МК серії LD мають спеціальні виходи сигналів синхронізації і використовуються для керування цифровими моніторами, а МК серії RF мають у своєму складі радіопередавач.
Характерною особливістю побудови МК цього сімейства є побудова МК зі стандартним набором модулів (модульний принцип). Поєднання окремих модулів на одному кристалі надає змогу формувати МК різноманітного функціонального призначення.
Загальну структурну схему МК цього сімейства наведено на рис. 13.14. До складу цієї схеми входять стандартні модулі, кожен з котрих має власне функціональне призначення.
 |
Рисунок 13.14 – Загальна структурна схема МК сімейства М 68 НС 08/908
Конфігурування МК визначається вмістом регістрів конфігурування, котрі зумовлюють характеристики мікроконтролера. МК підсімейства М 68 НС 08 у своєму складі мають регістри конфігурування MOR, які є комірками ПЗП і їхнє програмування здійснюється у перебігу виготовляння мікросхеми.
Регістри конфігурування CONFIG підсімейства М 68 НС 908 треба програмувати при кожному запускові МК, а упродовж сеансу роботи їхній вміст залишається незмінним.
Формат вмісту регістрів CONFIG 1 та CONFIG 2 для МК серій М 68 НС 908 JK 1, JK 3 та JL 3 подано на рис. 13.15.
Біти регістра CONFIG 1 призначено для виконування таких функцій:
– COPRS – використовується для керування роботою вартового таймера і визначає період його роботи;
– LVID – використовується для дозволу роботи модуля контролю живлення; значення LVID = 1 забороняє роботу цього модуля;
– SSREC – визначає час затримки Td при виході МК з режиму зупину; при значенні SSREC = 1 час затримки дорівнює Td = 32· Tq і Td = 4096· Tq – при встановленні SSREC = 0;
 |
Рисунок 13.15 – Формат вмісту регістрів конфігурування
– STOP – значення біта STOP = 1 дозволяє перехід МК до режиму зупину при надходженні команди STOP; значення STOP = 0 при виконуванні команди STOP здійснює перезавантаження процесора;
– COPD – використовується для керування роботою вартового таймера; значення COPD = 1 забороняє роботу цього модуля.
Біти регістра CONFIG 2 також використовуються для конфігурування і мають таке призначення:
– IRQPUD – значення цього біта IRQPUD = 1 забезпечує підключення до входу IRQ # резистора, який “підтягує” потенціал цього входу до потенціалу напруги живлення;
– LVIT 1-0 – визначають значення номінальної напруги живлення; значення LVIT 1-0 = 00 або 01 відповідає значенню 5,0 В, а значення LVIT 1-0 = 10 – 3,0 В.
Модуль формування тактових сигналів CGM 08 (Clock Generator Module) призначено для формування послідовностей імпульсів, потрібних для роботи процесора та периферійних модулів.
Модуль CGM 08 вміщує два генератори імпульсів: CG, котрий формує послідовність імпульсів, частота яких Fq визначається зовнішнім кварцовим резонатором, і генератор РG – частота сигналу котрого Fp = N·Fq визначається роботою схеми фазового автоналаштовування частоти.
Сигнал з виходу одного з генераторів після ділення його на 2 надходить на модуль системної інтеграції SIM 08, де виконується формування тактових імпульсів. Потреба використовування двох генераторів зумовлена вимогами зменшення рівня високочастотних завад при роботі з високими частотами. Для пристроїв, які працюють з тактовою частотою понад 1 МГц, рекомендовано використовувати генератор РG. Сигнал на виході такого генератора формується внаслідок множення відносно низькочастотного сигналу Fq і роботи схеми фазового автоналаштовування частоти PLL (Phase-Locked Loop).
Схема PLL має два режими роботи:
– режим захоплення частоти, за роботи в якому після початкового завантаження забезпечується перехід до генерування сигналу в заданому частотному діапазоні;
– режим утримування. В цьому режимі схема підтримує значення вихідної частоти і компенсує можливі відхилення її значення в межах робочої смуги частот.
Керування роботою модуля CGM 08 здійснюється за допомогою вмісту регістрів керування PCTL (адреса $001 C), PBWC (адреса $001 D), PPG (адреса $001 E). Формат цих регістрів подано на рис. 13.16.
 |
Рисунок 13.16 – Формат вмісту регістрів керування модуля CGM 08
Регістр PCTL – регістр керування модулем CGM 08 – вміщує такі біти:
– PLLIE – біт дозволу переривання за запитом від модуля CGM 08. При запуску МК набирає значення PLLIE = 0 (переривання заборонені) і може встановлюватися PLLIE = 1 лише за автоматичного керування генератором РG;
– PLLF – ознака запиту переривання від модуля CGM 08. Набирає значення PLLF = 1 за встановленого біта PLLIE і автоматичного керування;
– PLLON – біт дозволу роботи (за PLLON = 1) генератора РG. При запуску МК встановлюється PLLON = 0;
– BCS – біт вибору сигналу задля формування тактових частот. Значення BCS = 0 передбачає використовування генератора CG, а значення BCS = 1 – генератора РG. При включенні МК встановлюється значення BCS = 0, при зміні цього значення – біт PLLON =1 і стає доступним лише для читання;
Регістр PBWC – регістр керування формуванням частоти має в своєму складі біти:
– AUTO – біт керування режимом роботи генератора РG. Значення біта AUTO = 1 встановлюється за автоматичного режиму та AUTO = 0 – за програмного;
– LOCK – біт точного встановлювання частоти за автоматичного режиму роботи. Значення LOCK = 1 встановлюється, якщо частота сигналів, які формуються, перебуває в межах робочої смуги частот, і LOCK = 0 – якщо частота виходить за ці межі;
– ACQ # – біт керування режимом роботи генератора. За автоматичного керування значення ACQ # =0 засвідчує, що робота відбувається в режимі захоплення частоти, а значення ACQ # = 1 – в режимі утримування. За програмного режиму значення цього біта зумовлюють режим роботи: ACQ # = 0 переводить генератор до режиму захоплення частоти, а ACQ # = 1 – до режиму утримування;
– XLD – біт контролю функціонування кварцового резонатора. При встановленні XLD = 1 через 4· N тактів зчитується його значення; якщо значення XLD = 0, то резонатор є активний і формує точне значення частоти; якщо після зчитування значення XLD = 1, то це відповідає неактивному станові резонатора.
При запуску всі біти цього регістра набирають значення 0.
Регістр PPG – регістр завдавання коефіцієнтів, які визначають часові характеристики сигналів, вміщує такі біти:
– MUL 7–4 визначають значення коефіцієнта множення частоти N = 1...15;
– VRS 7– 4 задають коефіцієнт L = 1…15, котрий визначає значення центральної частоти в робочій смузі частот системи PLL.
Модуль системної інтеграції SIM 08 виконує початкове завантаження МК при включенні живлення та перезавантаження при надходженні зовнішнього сигналу скидання RST # або сигналу від модуля контролю функціонування СОР 08 або при формуванні помилкового коду команди чи звернення до неіснуючої адреси. Окрім того, цей модуль формує тактові сигнали для процесора й інших модулів, керує передаванням команд і даних внутрішньою шиною, обслуговує запити переривання, зреалізовує різні режими роботи МК. До складу модуля входять регістри, вміст котрих відповідає виконуванню перелічених функцій і формат яких подано на рис. 13.17.
 |
Рисунок 13.17 – Формат вмісту регістрів керування модулем
системної інтеграції
Регістр SRSR (адреса $ FE 01) – регістр стану модуля системної інтеграції SIM 08. Його вміст дозволяє встановити причину запуску МК. Кожен з його бітів має відповідне призначення і встановлюється в 1 в разі, якщо:
– POR – відповідає запуску МК при включенні живлення;
– PIN – запуск МК за сигналом скидання RST #;
– COP – запуск за сигналом вартового таймера COP 08;
– ILOD – перезавантаження при формуванні помилкового коду команди;
– ILAD – перезавантаження при зверненні до неіснуючої адреси;
– LVI – запуск за сигналом модуля контролю живлення LVI 08.
Вміст регістра стану є доступний лише для зчитування, й після його виконання всі біти встановлюються в 0. При роботі програми ініціалізації вміст цього регістра слід зчитати і програма має виконати аналіз причин, що призвели до запуску чи перезавантаження.
Регістр SBSR (адреса $ FE 00) – регістр коригування адреси повернення з підпрограми обслуговування переривань. До його складу входить лише один біт SBSW, до якого є можливе звернення, решту бітів зарезервовано задля тестування в умовах виробника. Біт SBSW встановлюється, якщо переривання в контрольній точці відбулось при виконуванні команд WAIT або STOP. В цьому разі МК виходить з режиму очікування чи зупину і розпочинає виконування підпрограми обробки переривання, в котрій до стека завантажується адреса команди, яка слідує за командою WAIT чи STOP. Тому при поверненні до основної програми, після завершення виконування підпрограми обробки переривання (команда RTI), МК не повернеться до режиму очікування чи зупину. Задля запобігання зміни режиму функціонування підпрограма обробки переривання перед виконуванням команди RTI має перевірити значення цього біта і, в разі потреби, скоригувати значення адреси повернення. Задля скидання цього біта слід записати 0 до відповідного біта регістра SBSR.
Регістр SBFCR (адреса $ FE 03) – регістр дозволу змінювання стану периферійних модулів. Також має лише один активний біт. Встановлення біта BCFE = 1 дозволяє при обробці переривань в контрольній точці змінювати стан всіх периферійних модулів. При значенні біта BCFE = 0 стан периферійних модулів в перебігу налагодження програми буде зберігатися.
Модуль керування зовнішнім перериванням IRQ 08 обслуговує зовнішні запити переривання, які надходять на вхід IRQ #, відповідно до обраного режиму. До складу модуля входить регістр керування зовнішніми перериваннями ISCR (адреса $001 A), формат якого подано на рис. 13.18.
 |
Рисунок 13.18 – Формат вмісту регістрів керування
зовнішніми перериваннями ISCR
До цього регістра входять чотири біти, які мають таке призначення:
– IRQF – ознака зовнішнього запиту переривання (є доступний лише для читання), значення IRQF = 1 встановлюється при надходженні запиту переривання на вхід IRQ #;
– ACK – біт підтвердження приймання запиту переривання (є доступний лише для запису), при запису до нього 1 відбувається скидання біта IRQF;
– IMASK – біт маски зовнішнього переривання. При встановленні IMASK = 1 надходження зовнішнього запиту не призводить до переривання виконуваної програми;
– MODE – біт визначення виду сигналу переривання; встановлення значення MODE = 1 спричинює переривання при надходженні на вхід IRQ # низького рівня сигналу.
Модуль переривання в контрольній точці BREAK 08 використовується при налагодженні програмного забезпечення для реалізації режиму зупину у контрольній точці.
Переривання такого типу відбувається, якщо при налагодженні програмного забезпечення сформована процесором адреса збігається з 16-розрядною адресою контрольної точки, записаної в регістрах BRKH-BRKL модуля BREAK 08. При цьому, замість адреси наступної команди, формується адреса програмного переривання SWI, при обслуговуванні якого зупиняється робота таймерних модулів та вартового таймера. Виконання програмного переривання SWI є немаскованим, тому відбувається незалежно від значення біта І регістра прапорців.
Для керування модулем використовується регістр BRKSR, який входить до складу модуля. Формат регістра подано на рис. 13.19.
 |
Рисунок 13.19 – Формат вмісту регістра BRKSR модуля BREAK 08
До складу цього регістра входять два активних біти – BRKE та BRKA, котрим притаманні такі особливості роботи:
– BRKE – ознака дозволу переривання в контрольній точці; значення BRKE = 1 дозволяє переривання, а BRKE = 0 – забороняє;
– BRKA – ознака збігу адреси поточної команди з вмістом регістрів BRKH-BRKL $, встановлення значення BRKA = 1 призводить до переривання в контрольній точці.
При функціонуванні модуля також використовуються значення бітів BCFE та SBSW в модулі системної інтеграції.
Модуль контролю напруги живлення LVI 08 використовується для контролю напруги живлення. Якщо при роботі МК напруга живлення знижується понад задане значення, то модуль контролю напруги живлення LVI 08 переводить МК до початкового стану, котрий зберігається до встановлення нормального рівня напруги.
У більшості серій сімейства до складу модуля LVI 08 входить регістр стану LVISR, вміст якого можна лише зчитувати. Формат регістра подано на рис. 13.20.
 |
Рисунок 13.20 – Формат вмісту регістра стану LVISR
Біт LVIOUT цього регістра набирає значення LVIOUT = 1, якщо напруга живлення зменшується понад рівень 4,0...4,3 В за номінальної напруги живлення 5 В і до рівня 2,4...2,7 В – за номінального значення 3 В.
Модуль продовжує роботу в режимі очікування і відключається в режимі зупину.
Модуль контролю функціонування СОР 08 контролює виконування програми за допомогою вартового таймера.
Робота вартового таймера полягає в тому, що до регістра керування COPCTL (адреса $ FFFF) періодично записується довільне число. Запис повинен відбуватися не рідше одного разу за час Tw. Цей час визначається значенням біта COPRS у регістрі конфігурування CONFIG 1 і становить:
Tw = 262128· Tq – за значення біта COPRS = 0;
Tw = 8176· Tq – за значення біта COPRS = 1.
Якщо такий запис не буде виконуватися, то вартовий таймер виконає перезапуск МК. Такий запис зручно виконувати командою
STA $FFFF; запис вмісту акумулятора до регістра з адресою $ FFFF
Цю команду слід долучати до тексту програми задля періодичного виконування.
Вартовий таймер продовжує свою роботу в режимі очікування, і тому, залежно від його поточного стану перед надходженням команди WAIT, може статися його незаплановане спрацьовування.
В режимі зупину вартовий таймер припиняє роботу, але зберігає значення поточного стану, тому має сенс перед виконуванням команди STOP виконувати скидання цього модуля.
До складу послідовних інтерфейсних модулів входять:
Модуль інтерфейса з послідовною шиною USB 08 забезпечує обмін даними шиною USB, яка використовується в обчислювальній техніці.
Модуль послідовного інтерфейса msCAN 08 забезпечує обмін даними в стандартному та розширеному форматах відповідно до специфікацій CAN 2.0 А та CAN 2.0 В.
Модуль синхронного периферійного інтерфейса SPI 08 забезпечує синхронний обмін даними зі швидкістю до 4 Мбіт/с. Цей модуль використовується для організації зв’язку поміж МК та іншими пристроями на незначній відстані.
Модуль асинхронного інтерфейса зв’язку SCI 08 зреалізовує стандартний асинхронний протокол обміну 8- або 9-бітними даними з одним стартовим та одним стоповим бітами зі швидкістю до 130 кбіт/с.
Блок паралельних портів вміщує від 2-х до 8-ми паралельних 8-розрядних портів (РА, РВ,..., РG, PH). Виводи деяких портів можуть використовуватися задля виконання альтернативних функцій: організації послідовного обміну даними, обміну сигналами таймерних модулів, введення аналогових сигналів тощо.
До блока периферійних модулів для різних серій можуть входити:
Таймерний модуль ТІМ 08 призначений для формування часових інтервалів, потрібних для керування МК та іншими пристроями, які входять до складу системи, в цілому. Він побудований на базі 16-розрядного лічильника, який, в різних моделях, може мати 2, 4 чи 6 каналів, які можуть працювати в режимі захоплення чи збігу з наперед окресленим значенням часу спрацьовування. Канали мають входи сигналів захоплення ІС і відповідні регістри захоплення та порівняння, а також виходи сигналів збігання. Лічильник може працювати з вхідними сигналами, які надходять від тактового генератора модуля CGM 08 – режим таймера (з можливістю його зупину та запуску) або з сигналами від зовнішніх пристроїв – режим лічби зовнішніх подій. Окрім того, пари каналів таймера можуть використовуватися задля формування сигналів широтно-імпульсної модуляції (ШІМ). Більшість моделей сімейства вміщує два незалежних таймерних модуля.
Модуль базового таймера ТВМ 08 забезпечує періодичне формування сигналів запиту переривання при переповненні базового лічильника. Він вміщує 15-розрядний лічильник, на вхід якого надходять сигнали кварцового резонатора. В режимі очікування цей таймер продовжує функціонувати і забезпечує перехід МК до робочого режиму. В режимі зупину таймер може продовжувати працювати, якщо дозволено роботу генератора CGM 08 і формування сигналу запиту переривання.
Модуль таймера періодичних переривань РІТ 08 використовується для періодичного формування сигналів запиту переривання. Модуль побудовано на базі 16-розрядного лічильника і забезпечує формування сигналів запиту переривань в широкому діапазоні значень періоду цих сигналів. В режимі очікування цей таймер продовжує функціонувати і забезпечує перехід МК до робочого режиму при переповненні лічильника, а в режимі зупину цей модуль вимикається.
Модуль широтно-імпульсного модулятора PWM 08 вміщує 12-розрядний 6-канальний ШІМ модулятор.
Модуль аналого-цифрового перетворення ADC 08 використовується для аналого-цифрового перетворення вхідних аналогових сигналів. В більшості моделей зреалізовано 8-розрядне перетворення аналогового сигналу, а в деяких моделях – 10-розрядне. Кількість аналогових входів в різних моделях може становити від 4 до 15.
Модуль прямого доступу до пам’яті DMA 08 забезпечує роботу зі швидкодіючими зовнішніми пристроями.
Процесорний модуль CPU 08 є модифікованим варіантом процесора CPU 05. Він має розширений набір команд та способів адресування і програмно цілковито є сумісний з CPU 05. Регістрову модель процесора CPU 08 подано на рис. 13.21.
До регістрової моделі входять:
– 8-розрядний акумулятор А;
– 16-розрядний індексний регістр Н:С. Для забезпечення програмної сумісності з CPU 05 індексний регістр складається з двох частин, роздільне використовування яких дозволяє забезпечувати функціонування програм МК сімейства М68 НС 05/705;
– 16-розрядний програмний лічильник РС;
– 16-розрядний вказівник стека SP;
– 8-розрядний регістр прапорців CCR. Вміщує такі ознаки, які формуються у процесорі CPU 05. До них додано ознаку V – ознаку переповнювання при обробці чисел зі знаком. Ознака встановлюється V = 1, якщо результат має кількість розрядів більшу, ніж можливо розмістити їх в розрядній сітці МК.
–
 |
Рисунок 13.21 – Регістрова модель процесора CPU 08
Обсяг адресного простору, який може адресувати МК сімейства М 68 НС 08/908, становить 64 кбайти. Деякі МК сімейства мають менший обсяг адресного простору, тому в їхньому адресному просторі є області адрес, які не відповідають певним пристроям. При зверненні до таких адрес зреалізовується переривання, яке відповідає наявності помилки у програмі – зверненні до неіснуючої комірки. Внаслідок цього відбувається перезавантаження МК, до програмного лічильника РС автоматично завантажується адреса першої команди обробки переривання з двох останніх комірок адресного простору ($ FFFE – $ FFFF).
При перезавантаженні МК у вказівник стека автоматично записується адреса вершини стека ($00 FF), яка забезпечує використовування в якості стека комірок пам’яті ОЗП та регістрів, адреси яких містяться у діапазоні ($0000...$00 FF). При роботі користувач має змогу замінити цю адресу вершини стека на іншу в межах адресного простору ОЗП.
Сімейство МС68НС11/711
Найбільш досконалим сімейством 8-розрядних МК є МС 68 НС 11/711. Сьогодні випускається близько 20 різних моделей МК цього сімейства. До складу структурної схеми МК входять модулі, які за функціональним призначенням є аналогічні до описаних вище. Різні моделі сімейства мають однакове процесорне ядро і відрізнюються обсягом та типом внутрішнього запам’ятовувального пристрою, складом периферійного обладнання й деякими іншими характеристиками. Особливістю цього сімейства є можливість збільшення зовнішньої пам’яті обсягом від 64 кбайт до 4 Мбайт.
МК сімейства МС 68 НС 11/711 у своєму складі мають внутрішню пам’ять програм – ПЗП – у складі МС68НС11 або РПЗП – у МС 68 НС 711, обсягом до 32 кбайт; ОЗП даних обсягом від 192 до 1024 байт. Деякі моделі мають внутрішній РПЗП-ЕС обсягом до 540 байт.
При використовуванні МК цього сімейства можна зорганізовувати роботу в двох режимах – автономному і розширеному. При роботі в автономному режимі використовується лише внутрішня пам’ять МК, а в розширеному дозволяється підключення зовнішньої пам’яті, робота з якою відбувається за допомогою мультиплексованої чи окремої зовнішньої шини адреси/даних. В деяких моделях передбачено розширення зовнішньої пам’яті і можливість зорганізовувати банки пам’яті.
Всі моделі мають в своєму складі 16-розрядний таймер, котрий може мати 3-4 входи сигналів захоплення частоти (ІС) і 4-5 входів сигналів збігу частот. Цей таймер також використовується задля формування сигналів періодичних переривань. Окрім таймера, до складу МК входить 8-розрядний лічильник зовнішніх подій.
Деякі МК вміщують 8-розрядні широтно-імпульсні модулятори, які мають 4 входи, що вони можуть працювати в режимі 16-розрядних широтно-імпульсних модуляторів з двома входами.
МК сімейства вміщують від 4-х до 10-ми паралельних 8-розрядних паралельних портів, асинхронний і синхронний послідовні порти SCI (SCI +) і SPI.
До складу більшості моделей входить 8-розрядний АЦП з 8-мома аналоговими входами.
Процесорне ядро сімейства складається з процесора 68 НС 11, регістрову модель котрого зображено на рис. 13.22.
 |
Рисунок 13.22 – Регістрова модель процесора 68 НС 11
До складу регістрової моделі процесора 68 НС 11 входять:
– два 8-розрядні акумулятори А і В, котрі при виконуванні деяких команд об’єднуються у 16-розрядний регістр D;
– два 16-розрядні індексні регістри IX і IY, котрі використовуються для формування адреси при індексному адресуванні операндів;
– 16-розрядний вказівник стека SP;
– 16-розрядний програмний лічильник PC;
– 8-розрядний регістр прапорців CCR, котрий вміщує ознаки H, I, N, Z, V і C, призначення й використовування котрих є аналогічні до 8-розрядних МК. До складу цього регістра до CPU 12 додатково введено ознаку Х, встановлення якої Х = 1 забороняє обслуговування зовнішнього запиту переривання по входу ХIRQ #, і ознаку S, яка при встановленні S = 1 забороняє переключення МК до режиму зупину при надходженні команди STOP.
Процесор виконує обробку 8- і 16-розрядних операндів і зреалізовує 108 команд. При роботі з операндами він використовує такі способи адресування як сімейство 68 НС 05/705; більшість команд, виконуваних МК, є аналогічні до команд сімейства 68 НС 05/705. Відмінності зумовлено наявністю двох акумуляторів. Додатково до системи команд введено команди ділення і розширено можливості команд бітових операцій.
МК сімейства можуть працювати в чотирьох режимах, які зумовлюються зовнішніми сигналами MODB і MODA, які приймаються при початковому завантаженні МК, а також вмістом регістра HPRIO. Режими функціонування визначаються відповідно до табл. 13.2.
Таблиця 13.2 – Режими функціонування МК сімейства МС 68 НС 11/711
| Режим | Зовнішні сигнали | Вміст регістра HPRIO | |||||
| MODB | MODA | RBOOT | SMOD | MDA | IRV | PSEL 3-0 | |
| Робочий автономний | |||||||
| Робочий розширений | |||||||
| Спеціальний – завантаження | |||||||
| Спеціальний – тестування |
Автономний (однокристальний) робочий режим передбачає функціонування МК з використанням лише внутрішньої пам’яті, а в розширеному режимі передбачено підмикання через порти В та С зовнішнього запам’ятовувального пристрою. При роботі у спеціальному режимі відбувається завантажування внутрішнього запам’ятовувального пристрою через послідовний порт SPI під керуванням спеціальної програми-монітора, яку розміщено у службовому ПЗП, або тестування МК заводом-виробником.
Режим функціонування і конфігурація МК визначаються вмістом службових регістрів HPRIO, CONFIG, OPTION та INIT, котрі входять до складу процесора. Формат вмісту цих регістрів подано на рис. 13.23. Для різних серій МК адреси цих регістрів та їхній склад не збігаються, але призначення бітів є однаковим.
 |
Рисунок 13.23 – Формат вмісту регістрів конфігурування
МК МС 68 НС 11/711
До складу регістра HPRIO входять біти:
– RBOOT – біт дозволу звернення до програми-монітора, яка виконує завантажування ОЗП із зовнішнього джерела. З табл. 13.2 видно, що при роботі у спеціальному режимі завантаження значення цього біта встановлюється RBOOT = 1;
– SMOD разом з бітом MDA, відповідно до табл. 13.2, визначають режим функціонування МК після початкового завантаження;
– IRVNE – в розширеному режимі значення IRVNE = 1 дозволяє видавання даних на виводи порту С при зверненні до внутрішньої пам’яті; у автономному режимі та спеціальних режимах значення IRVNE = 1 забороняє виведення тактових сигналів на вивід Е (задля зменшення рівня завад в системі);
– PSEL 3-0 – визначають пріоритет обслуговування маскованих запитів переривань.
При початковому завантажуванні біти RBOOT, SMOD, MDA, IRVNE та PSEL 3-0 набирають значень відповідно до табл. 13.2. Після запуску значення біта RBOOT і бітів SMOD та MDA у спеціальному режимі можна змінювати. Значення біта IRVNE можна одноразово змінювати у будь-якому режимі. До бітів PSEL 3-0 можливе звернення в робочому режимі. До біта MDA також є можливе одноразове звернення в робочому режимі.
Регістр OPTION вміщує біти, які визначають функціонування окремих модулів МК:
– ADPU – значення ADPU =1 вмикає живлення модуля АЦП;
– CSEL – значення біта CSEL = 1 дозволяє використовування внутрішнього RC -генератора задля формування синхросигналів забезпечення програмування РПЗП-ЕС та роботу АЦП; значення CSEL = 0 відповідає використовуванню задля синхронізації тактових імпульсів МК;
– IRQE – визначає вид зовнішнього сигналу запиту переривань IRQ #; при значенні IRQE = 0 за активний вважається низький рівень вхідного сигналу IRQ#; IRQE = 1 визначає, що запит переривання здійснюється від зрізу сигналу IRQ #;
– DLU – значення DLU = 1 визначає затримку початку функціонування після виходу МК з режиму зупину на час близько 4000 тактів, при значенні біта DLU = 0 затримка становить 4 такти;
– CME – дозволяє функціонування, за CME = 1, схеми контролю тактової частоти;
– FCME – дозволяє функціонування, за FCME = 1, схеми контролю тактової частоти, за будь-якого значення біта CME; за значення FCME = 0 функціонування блока контролю тактової частоти визначається вмістом біта CME;
– CR 1-0 – біти визначають значення Kw – коефіцієнта задля задавання можливих інтервалів часу контролю для вартового таймера. Визначається відповідно до табл. 13.1.
При початковому завантаженні всі біти регістра OPTION скидаються і набирають значення 0, окрім біта DLU, який встановлюється в 1. За подальшої роботи у спеціальних режимах всі біти є доступними і в них може проводитися запис і відбуватися зчитування їхнього вмісту. В робочих режимах значення бітів ADPU, CSEL, CME може змінюватися, а значення інших бітів можна одноразово змінювати упродовж 64 тактів після запуску МК.
Вміст регістра INIT визначає розміщення в адресному просторі ОЗП даних і внутрішніх регістрів периферійних модулів. За початкового завантаження біти RAM 3-0, котрі визначають адресу ОЗП, набирають значення 0000, що забезпечує звернення до сторінки з адресою 0. Біти REG 3-0 набирають значення 0001 і адресують сторінку з адресою 1, в якій розміщено адреси всіх внутрішніх регістрів периферійних модулів. За роботи в одному з робочих режимів дозволяється одноразовий запис до цього регістра упродовж 64-х тактів після запуску.
Регістр CONFIG визначає конфігурацію МК, і його біти мають таке призначення:
– NOSEC – захист внутрішніх ОЗП та РПЗП-ЕС від зовнішнього зчитування; значення біта NOSEC = 0 вказує на наявність такого захисту (встановлюється виробником, за замовленням користувача), значення біта NOSEC = 1 визначає відсутність такого захисту;
– NOCOP – керування роботою модуля контролю функціонування; значення NOCOP = 0 дозволяє функціонування цього модуля;
– ROMON – керування роботою внутрішнього ПЗП; значення біта ROMON = 1 дозволяє функціонування ПЗП, а значення ROMON = 0 спричинює звернення до зовнішньої пам’яті;
– EEON – керування роботою внутрішнього РПЗП-ЕС; значення біта EEON = 1 дозволяє функціонування РПЗП-ЕС, а значення EEON = 0 спричинює звернення до ОЗП або до зовнішньої пам’яті.
Регістр CONFIG програмується користувачем як РПЗП-ЕС, і тому він зберігає значення власних бітів до перепрограмування.
13.1.2 16-розрядні мікроконтролери
Сімейство 68НС12/912
16-розрядні МК сімейства 68 НС 12/912 є основним промисловим стандартом 16-розрядних МК фірми Motorola. З 2002 року фірма розпочала випуск нового покоління цього сімейства – 68 НСS 12/912. Ці МК схарактеризовуються значним підвищенням продуктивності (тактову частоту збільшено до 40 МГц) і збільшенням обсягу внутрішньої Flash -пам’яті (до 512 кбайт).
До складу сімейства 68 НСS 12/912 входить низка МК, які відрізнюються один від одного типом та обсягом внутрішньої пам’яті, кількістю та типами периферійних пристроїв, які розміщено у мікросхемі.
В системах та пристроях ці МК можуть працювати в автономному та розширеному режимах. При роботі в автономному режимі (Single Chip) МК використовує лише внутрішню пам’ять задля зберігання програм і даних, а в розширеному режимі передбачено підключення зовнішнього запам’ятовувального пристрою і організація 8- або 16-розрядної системної шини (в більшості моделей – мультиплексованої).
МК сімейства 68 НС 12 мають модульну структуру, яка складається з низки стандартних функціональних блоків, взаємодія поміж якими зреалізовується по стандартизованій міжмодульній шині. Загалом до складу МК входять: 16-розрядний процесор CPU 12, внутрішній оперативний запам’ятовувальний пристрій (ОЗП даних), РПЗП-ЕС, Flash-пам’ять або ПЗП, програмований маскою, модуль інтеграції LIM та набір периферійних модулів. Процесор CPU 12 взаємодіє з цими модулями через їхні регістри, адреси котрих після запуску розміщуються у перших 512-ти комірках адресного простору.
Модуль інтеграції LIM використовується для реалізації службових функцій, до котрих належать:
– генерування потрібних тактових сигналів;
– початковий запуск і конфігурування МК;
– реалізація переривань при надходженні запитів від зовнішніх пристроїв, внутрішніх переривань процесора, періодичних переривань, а також зовнішніх запитів;
– реалізація інтерфейса із зовнішньою системною шиною у розширеному режимі;
– контроль функціонування МК за допомогою вартового таймера і моніторингу тактових імпульсів;
– налагодження програм за допомогою режиму BDM (Back-ground Debug Mode) і апаратного встановлювання контрольних точок.
До складу блока периферійних модулів можуть входити:
– 8 – 12 паралельних портів задля обміну 8-розрядними даними. Виводи більшості портів можуть використовуватися для виконування інших функцій, наприклад, для передавання адреси та даних при роботі із зовнішньою пам’яттю, організації послідовних портів SCI, SPI таймера, АЦП, контролерів шин тощо;
– таймерні модулі ТІМ та ЕСТ, котрі побудовано на базі 16-розрядного лічильника, а також 16-розрядний лічильник подій, який входить до складу деяких моделей;
– модулі аналого-цифрового перетворювання входять до складу всіх МК сімейства, мають 8 входів для приймання аналогових сигналів. В більшості моделей зреалізовано 10-бітове перетворювання аналогового сигналу;
– модуль формування сигналів широтно-імпульсної модуляції має чотири вихідних канали, значення парності для кожного з котрих можуть визначатися окремо;
– модулі послідовного асинхронного та синхронного інтерфейсів SCI та SPI, котрі працюють аналогічно до відповідних пристроїв 8-розрядних МК;
– спеціалізовані інтерфейсні модулі BDLC, CAN, I 2 C входять до складу різних моделей і зреалізовують обмін даними відповідно до мережних протоколів J 1850, CAN 2.0 A / B, I 2 C.
16-розрядний процесор CPU 12, який входить до складу МК сімейства дозволяє виконувати обробку 8- і 16-розрядних операндів. Регістрова модель цього процесора є аналогічна до процесора CPU 11, яку подано на рис. 13.22.
Програмний код CPU 12 є суміщеним з кодом 68 НС 11 на рівні вхідного тексту.
Процесор CPU 12 виконує всі способи адресування, які використовуються сімейством 68 НС 11/711 і, окрім того, може додатково зреалізовувати ще 7 додаткових варіантів індексного адресування.
Система команд процесора CPU 12 вміщує 208 команд над операндами, які розміщуються у комірках пам’яті та регістрах, і є розширеним набором команд сімейства 68 НС 11/711.
Сімейство 68НС16/916
МК сімейства 68 НС 16/916 є подальшим розвиненням тенденцій, які було зреалізовано в 8- та 16-розрядних контролерах. Сімейство вміщує низку моделей, котрі відрізнюються типом та обсягом внутрішньої пам’яті та номенклатурою периферійного обладнання, які входять до складу МК. У порівнянні з сімейством 68 НС 11/711 ці МК схарактеризовуються такими перевагами:
– розширений набір команд та способів адресування;
– введення спеціальних регістрів та команд задля зреалізовування операцій цифрової обробки сигналів;
– підвищена продуктивність за рахунок збільшення тактової частоти до 25 МГц;
– збільшення до одного Мбайта обсягу адресного простору (через те що є дозволено роздільне звернення до пам’яті команд та пам’яті даних, то сумарний обсяг пам’яті може сягати 2 Мбайти);
– використовування периферійних пристроїв з розширеними функціональними можливостями;
– наявність вбудованих засобів налагодження програмного забезпечення.
МК сімейства 68 НС 16/916 мають модульну структуру і будуються зі стандартних функціональних модулів, до складу яких входять: процесор CPU 16, модуль внутрішньої пам’яті, модуль системної інтеграції SIM або SCIM, модуль послідовного інтерфейсу QSM, багатоканальний комунікаційний інтерфейс MCCI, процесор часових інтервалів TPU, таймерні модулі GPT або CTM, аналого-цифровий перетворювач ADC. Деякі з цих модулів використовуються також у 32-розрядних МК фірми. Узагальнена структурна схема МК сімейства 68 НС 16/916 подана на рис. 13.24.
      |
Рисунок 13.24 – Узагальнена структурна схема МК сімейства 68 НС 16/916
До складу цієї схеми входять:
– модуль системної інтеграції SIM або SCIM, який призначено для забезпечення функціонування процесора і його сумісної роботи з іншими пристроями системи. Він генерує імпульси тактової синхронізації; контролює за допомогою вартового таймера функціонування системи; зреалізовує інтерфейс з периферійним устаткуванням; формує періодичні запити переривання;
– таймерний модуль GPT або CTM. Його побудова і функціональне призначення є аналогічні до таймерних модулівм сімейства 68 НС 11/711 та 68 НС 12/912. До складу модуля GPT входить пристрій для формування сигналів з широтно-імпульсною модуляцією;
– процесор часових інтервалів TPU, який входить до складу деяких моделей, призначений для виконування низки функцій формування часових інтервалів, вміщує 16 таймерних каналів, котрі можуть програмуватися і працювати без участі процесора;
– модуль багатоканального послідовного інтерфейсу MCCI, вміщує синхронний порт SPI та два асинхронних порти SCI. Їхнє функціонування є аналогічне до однойменних портів МК сімейства 68 НС 05/705 та 68 НС 11/711;
– модуль послідовного інтерфейсу QSM використовується в деяких моделях сімейства і вміщує один асинхронний порт SCI і модифікований варіант синхронного порту QSPI, котрий має в своєму складі буферну пам’ять, що надає змогу зорганізовувати передавання блоків даних обсягом до 32-х байт без участі процесора;
– модуль аналого-цифрового перетворювача виконує 8- або 10-бітне перетворювання сигналів, які надходять з 8-ми аналогових входів.
Процесор CPU 16 виконує обробку 8-, 16- та 32-розрядних операндів і має систему команд, до складу якої входить 264 команди. Регістрову модель процесора наведено на рис. 13.25.
 |
Рисунок 13.25 – Регістрова модель процесора CPU 16
До регістрової моделі входять:
– два 8-розрядних акумулятора – А та В, котрі при обробці 16- та 32-розрядних операндів використовуються як один 16-розрядний акумулятор D;
– додатковий 16-розрядний акумулятор Е;
– три 16-розрядних індексних регістри – X, Y, Z, котрі використовуються для адресування операндів;
– 16-розрядний вказівник стека SP;
– 16-розрядний лічильник команд РС.
Всі індексні регістри, вказівник стека і лічильник команд мають 4-розрядне розширення, відповідно XK, YK, ZK, SK, PK. Ці розширення використовуються для адресування 16-ти банків пам’яті, на котрі поділено адресний простір МК. Вибір банку здійснюється за допомогою 4-розрядного розширення адреси ЕК і значень відповідних розширень. Розширення ЕК, XK, YK, ZK поєднано в один 16-розрядний регістр К. Розширення лічильника команд РК розміщено у молодших розрядах регістра ознак CCR, а розширення вказівника стека SP – в окремому 4-розрядному регістрі SK.
До регістрової моделі також входять спеціалізовані регістри HR, IR, AM, MR, котрі використовуються при виконуванні послідовного множення-додавання дробових чисел при виконуванні цифрової обробки сигналів і два 8-розрядних регістри – XMSK та YMSK – задля зберігання масок, котрі визначають обсяг буферного модуля пам’яті при виконуванні команд множення з накопиченням МАС.
Вміст регістра умов CCR подано на рис. 13.26.
 |
Рисунок 13.26 – Вміст регістра умов CCR
До складу регістра умов входять:
- РК – 4 розряди розширення програмного лічильника;
- SM – ознака “насичення” результату в акумуляторі АМ;
- IP – маска запиту переривання;
- EV – ознака поширення результату в акумуляторі АМ;
- MV – ознака переповнювання результату в акумуляторі АМ.
Інші біти – S, H, N, Z, V, C – мають призначення, аналогічне до таких самих ознак процесора CPU 11, 12.
Біти SM, EV, MV використовуються при виконуванні операцій цифрової обробки сигналів.
МК сімейства 68 НС 16/916 забезпечують конвеєризацію при виконуванні програм, і черга з 6-ти команд зберігається у пристрої керування процесора. Тому поточне значення вмісту програмного лічильника разом з розширенням РК:РС, що визначає адресу наступної команди, має значення на 6 більше за значення старшого байта поточної команди.
13.1.3 32-розрядні мікроконтролери
Всі МК сімейства 683 хх побудовано з використанням 32-розрядного процесорного ядра CPU 32 і периферійних модулів. Ці пристрої поєднуються за допомогою стандартної міжмодульної шини. Більшість периферійних модулів є аналогічні до периферійних модулів МК сімейства 68 НС 16/916.
Архітектура МК 683 хх базується на принципах, що їх було закладено в сімейство мікропроцесорів МС 68000, що дозволяє мати обсяг адресного простору до 16 Мбайт і використовувати програмне забезпечення, яке розроблено для процесорів цього сімейства. Відповідно до особливостей архітектури, є певна різниця при виконуванні програм операційної системи і програм користувача. Тобто МК може функціонувати у двох режимах: режимі супервізора (виконування програм операційної системи) і режимі користувача (виконування програм користувача). За роботи в режимі супервізора при виконуванні програм дозволяється доступ до всіх ресурсів системи; команди, які виконуються лише в цьому режимі, називають привілейованими. В режимі супервізора користувач має можливість звертатися до регістрів і комірок пам’яті, які входять до складу периферійних модулів. При включенні МК розпочинає функціонувати в режимі супервізора, і за ініціалізації операційна система визначає режим подальшої роботи. Переведення до режиму супервізора здійснюється при встановленні відповідного біта в регістрі ознак процесора і при подальшій роботі режим не змінюється. Повернення до режиму користувача виконується лише при обробці виключних ситуацій або повторному перезапуску. Ці особливості відображено в регістровій моделі процесора CPU 32.
Регістрову модель процесора CPU 32 наведено на рис. 13.27.
До складу регістрової моделі входять:
– 2 групи 32-розрядних регістрів:
8 регістрів даних, які можуть працювати з даними, що є байтами, словами та довгими словами;
8 регістрів адреси, в котрих регістр А 7 є дубльованим; він використовується в якості вказівника стека, для роботи в режимі супервізора має назву SSP, а при роботі в режимі користувача – USP.
– РС – 32-розрядний програмний лічильник; в процесорі CPU 32 використовуються лише 24 розряди, відповідно до розрядності шини даних і обсягу адресного простору;
– SR – 16-розрядний регістр стану; складається з двох частин, кожна з котрих має розрядність: системного байта і байта користувача (регістру ознак – CCR). Регістр SR є повністю доступним в режимі супервізора. В режимі користувача доступ є можливий лише до байта користувача. Вміст регістра SR подано на рис. 13.28;
– регістри VBR, SFC, DFC є доступними лише в режимі супервізора. 32-розрядний регістр VBR вміщує базову адресу таблиці векторів виключень, завантаження цього регістра проводиться привілейованою командою MOVEC. Регістри SFC, DFC використовуються при виконуванні процесором привілейованої команди MOVEC, котра зреалізовує пересилання даних поміж регістрами D 7...0 або А 7...0 і зовнішньою пам’яттю. Під час записування даних до пам’яті вміст регістра DFC використовується в якості функціонального коду FC 2...0, а при завантажуванні регістрів в якості функціонального коду FC 2...0 використовується вміст SFC. В такий спосіб відбувається організація додаткових банків пам’яті і розширюється загальний адресний простір.
 |
Рисунок 13.27 – Регістрова модель процесора CPU 32
 |
Рисунок 13.28 – Формат вмісту регістра стану SR
До регістра стану SR входять біти:
системні ознаки:
– Т 1 – ознака трасування по програмних переходах; значення Т 1 = 1 зупиняє виконування після кожної команди передавання керування (умовних, безумовних переходів);
– Т 0 – ознака трасування; встановлення біта Т 0 = 1 переключає процесор до покрокового режиму, програма зупиняється після виконання кожної команди;
– S – ознака супервізора, значення цієї ознаки S = 1 відповідає функціонуванню процесора в режимі супервізора;
– ІР 2-0 – маска запитів переривання, визначає рівень пріоритету обслуговування поточного запиту переривання;
ознаки користувача:
– Х – ознака розширення результату, при виконуванні більшості операцій копіює значення біта С; у деяких випадках значення цього біта формується в залежності від виконуваної операції;
– N – ознака знаку; зберігає копію знакового розряду результату операції; значення ознаки N = 1 відповідає від’ємному результатові;
– Z – ознака нульового результату; при виниканні результату, який дорівнює 0, ознака набирає значення 1;
– V – ознака переповнювання; набирає значення V = 1 в разі переповнювання розрядної сітки при обробці операндів зі знаком;
– C – ознака перенесення; здійснює перенесення зі старшого розряду при виконуванні арифметичних операцій та зберігає вміст розряду, який було висунуто, при виконуванні операцій зсувів; набирає значення С = 1 при виниканні перенесення зі старшого розряду результату виконуваної операції.
Контрольні питання:
1 Чим відрізнюються мікроконтролери різних моделей фірми Motorola?
2 Які пристрої можуть входити до складу мікроконтролерів?
3 Які регістри входять до складу процесорного ядра CPU 05 і яке є функціональне призначення кожного з них?
4 Які ознаки результату формуються при роботі МК сімейства М 68 НС 05/705?
5 Які послідовні і паралельні порти входять до складу МК сімейства М 68 НС 05/705?
6 Який обсяг має стек в МК сімейства М 68 НС 05/705 і яку адресу має вказівник вершини при початковому завантаженні?
7 Яке призначення має блок конфігурації і які регістри до нього входять в МК сімейства М 68 НС 05/705?
8 В чому полягає функціональне призначення бітів регістра MOR МК МС 68 НС 705 J 1 А і в який спосіб відбувається змінювання їхнього вмісту?
9 Які регістри входять до складу блока конфігурування МК МС 68 НС 705 С 8 А?
10 Яке призначення має блок контролю функціонуванняМК сімейства М 68 НС 05/705?
11 В чому полягає виконання процедури непрограмованого скидання МК сімейства М 68 НС 05/705?
12 У який спосіб відбувається керування процесом обміну даними через асинхронний порт МК сімейства М 68 НС 05/705?
13 У який спосіб відбувається керування процесом обміну даними через синхронний порт МК сімейства М 68 НС 05/705?
14 Які сигнали формуються при організації синхронного обміну через порт SPI МК сімейства М 68 НС 05/705?
15 У який спосіб побудовано багатофункціональний таймер в МК сімейства М 68 НС 05/705?
16 Призначення бітів регістра керування-стану блока MFT?
17 У який спосіб визначаються часові інтервали встановлення ознаки періодичного переривання в блоці MFT?
18 Де зберігається адреса повернення до головної програми в період виконування підпрограми?
19 Чим відрізнюються системи синхронного та асинхронного послідовного обміну?
20 Які сигнали використовуються для організації синхронного обміну даними через порт SPI?
21 Які два генератори імпульсів входять до складу модуля формування тактових сигналів CGM 08?
22 Яке призначення має модуль системної інтеграції SIM 08?
23 Чим відрізнюються регістрові моделі процесорів CPU 05 та 68 HC 11?
24 Які особливості побудови властиві 16-розрядним МК?
25 Які пристрої входять до складу МК сімейства 68 НС 16/916 і яке вони мають призначення?
26 Які регістри входять до складу регістрової моделі процесора CPU 16?
27 Які регістри входять до складу регістрової моделі процесора CPU 32?
28 Які МК можуть виконувати операції цифрової обробки сигналів?
Контрольні питання підвищеної складності:
1 У який спосіб можна запрограмувати МК МС 68 НС 705 J 1 A для роботи із зовнішним генератором тактових імпульсів?
2 Запрограмуйте МК МС 68 НС 705 J 1 A на приймання зовнішніх запитів на переривання по каналах РА 3... РА 0.
3 Запрограмуйте режим непрограмного скидання у МК сімейства М68НС05/705.
4 Сформуйте керувальне слово, яке слід записати до регістра SCCR 1 MK MC 68 HC 705 C 8 A задля вмикання приймача при надходженні даних довжиною 1 байт зі значенням одиниці в старшому розряді і для запису значення біта контролю з прийнятого сигналу.
5 Що станеться з прийнятою інформацією, якщо в регістрі стану SCSR MK MC 68 HC 705 C 8 A буде записано:
6 У який спосіб відбувалася робота вартового таймера МК МС 68 НС 705 J 1 А, якщо в регістрі керування-стану TSCR буде записано:
7 Назвіть причину перезавантаження МК сімейства M 68 HC 08/908, якщо у регістрі стану LVISR буде записано:
 |
8 Сформуйте керувальне слово для МК МС68НС11/711 задля забезпечення:
– включення модуля АЦП та його синхронізації від генератора тактових імпульсів МК;
– переривання при надходженні зрізу імпульса на вході IR
