а)Застосування модифікованої RISC-архітектури?
б)*CMOS-технологією;
в) прблемно- орієнтовній системі команд;
г) розміщення операндів більшості команд у реєстрі;
717Яку з шин не містить сигнальний процесор?
а) PDATA – шина даних пам’яті програм;
б) PADDR – шина адреси пам’яті програм;
в) DDATA – шина даних пам’яті даних;
г)* DARAU – шина адрес пам’яті мультиплексора;
718Яку з шин не містить сигнальний процесор?
а) PDATA – шина даних пам’яті програм;
б) PADDR – шина адреси пам’яті програм;
в) DDATA – шина даних пам’яті даних;
г)* DARAU – шина адрес пам’яті мультиплексора;
719Яка функціональність арифметичного пристрою ARAU, у сигнальному процесорі?
а) Виконує операції над числами зі знаком і без знака. Операнди надходять з пам’яті даних. Один з операндів може виступати константою, поданою безпосередньо в команді.
б) Використовують для формування адреси при непрямій адресації.
в)* Генерація адрес. Виконання простих арифметичних операцій (додавання, віднімання; інкрементування, декрементування) дозволяють реалізувати кілька видів непрямої адресації.
г) Операції можна безпосередньо зі змістом будь-якої комірки пам’яті даних, зокрема зі змістом перших 16 портів введення – виведення, що можуть адресуватися як пам’ять даних.
720Який з даних процесорів відносять до сигнальних мікропроцесорів;
а) МП – АТ90Sx5x5;
б)* МП – TMS320xC5x;
в) МП – PIC16Cxx;
г) МП – 83C51FA;
721Скільки розрядних слів має ємність кожної області пам’яті в сигнальних процесорах типу TMS320xC5x?
а) 4 – розрядних слова;
б) 8 – розрядних слова;
в)* 16 – розрядних слова;
г) 32 – розрядних слова;
722За допомогою якого біта конфігурацій, програмно змінюється конфігурація
блока В, пам’яті даних сигнального процесора?
а)* CNF;
б) STI;
в) OVLY;
г) PMST;
723Скільки слів має блок пам’яті даних сигнального процесора?
а) 32 слова;
б) 64 слова
в) 128 слів;
г)* 512 слів;
724Зі скількох блоків складається пам’ять даних сигнального процесора?
а) двох;
б) * трьох;
в) чотирьох;
г) шести;
725.У якому регістрі знаходяться два байти конфігурації SARAM, сигнального процесора?
а) OVLY4
б) SARR;
в)* PMST;
г) CNF;
726Який з пунктів не є однією з пам’ять сигнальних процесорах?
а) ROM;
б) DARAM;
в) SARAM;
г)* TARAM;
727Які два режими роботи передбачені у сигнальних процесорах типу TMS320xC5x?
а) мікроконтрольний та мікропроцесорний;
б) мікрокомандний та мікропроцесорний;
в) мікрокомп’ютерний та мікропроцесорний;
г) мікрокомп’ютерний та мікроємнісний;
728Скільки слів має блок пам’яті даних сигнального процесора – В2?
а) 32 слова;
б) 64 слова
в) 128 слів;
г)* 512 слів;
729Яке функціональне призначення блока пам’яті сигнального процесору – В?
а) використовують як пам’ять даних;
б) використовують як пам’ять програм;
в) використовують як пам’ять даних й як пам’ять програм;
г)* використовують як пам’ять даних чи як пам’ять програм;
730Яке функціональне призначення блоків пам’яті сигнального процесору В1 та В2?
а)* використовують як пам’ять даних;
б) використовують як пам’ять програм;
в) використовують як пам’ять даних й як пам’ять програм;
г) використовують як пам’ять даних чи як пам’ять програм;
731Яку операцію виконує пам’ять сигнального процесора SARAM, у повному машинному циклі?
а)* OVLY і RAM;
б) OVLY і ROM;
в) SA і RAM;
г) PMST і ROM
732.Який з наведених контролерів відносять до однокристальних AVR - мікропроцесорів?
а)* МП – АТ90Sx5x5;
б) МП – TMS320xC5x;
в) МП – PIC16Cxx;
г) МП – 83C51FA;
733.Яку кількість допоміжних регістрів має регістровий файл, у сигнальному процесорі?
а) сім та індикатор регістра (INDR);
б)* вісім та індикатор регістра (INDR);
в) дев’ять та індикатор регістра (INDR);
г) має тільки дев’ять допоміжних регістрів;
734.Яку операцію, у повному машинному циклі, виконує пам’ять даних сигнального процесора?
а) виконання однієї операції читання;
б)* виконання однієї операції читання й однієї операції запису;
в) виконання однієї операції запису;
г) виконання однієї операції читання або однієї операції запису;
735.Скільки слів має блок пам’яті даних сигнального процесора – В1?
а)* 32 слова;
б) 64 слова
в) 128 слів;
г) 512 слів;
736.У якому році був розроблений перший сигнальний процесор?
а) 1980р.;
б)* 1982р.;
в) 1985р.;
г) 1987р.
737.Що не входить до складальних одиниць сигнального процесора?
а) арифметично-логічний пристрій;
б) апаратний помножувач 16*16;
в) регістровий файл;
г)* регістр статусу;
738.Яка з команд виконує програмні переривання у сигнальних процесорах?
а) INTA;
б)* INTR;
в) TINT;
г) RINT;
739.Скільки енергоощадних режимів роботи передбачено у сигнальному процесорі типу TMS320xC5x?
а) два;
б)* три;
в) чотири;
г) п’ять;
740.Яка з даних периферій не належить до периферійних пристроїв сигнальних процесорів?
а) таймер/лічильник (Т/С);
б)* режим мікро споживання (DD);
в) інтерфейс(TE);
г) генератор тактів очікування (S/W);
741.Яка з команд викликає внутрішні переривання у сигнальних процесорах?
а)* TRNT;
б) TRAP;
в) INTR;
г) NMI;
742.Яку ємність займають вектори переривань у сигнальних процесорах?
а) два 8-розрядних слова;
б) одне 8-розрядних слова;
в)* два 16-розрядних слова;
г) одне 16-розрядних слова;
743.Яку кількість розрядів введення - виведення має РІС-процесор типу РІС1400?
а) 13;
б)* 21;
в) 32;
г) 64;
744.Яку глибину стека має РІС-процесор типу 17С44?
а) два;
б) чотири;
в) вісім;
г)* шістнадцять;
745.Який об’єм Flesh пам’яті має AVR-МП сім’ї Classic типу АТ90S4433?
а) 1 кбайт;
б) 2 кбайт;
в)* 4 кбайт;
г) 8 кбайт;
746. Яка з периферій не входить до периферійних пристроїв сигнальних процесорів?
а) 8-паралельний порт (HPI);
б) блок початкового завантаження (BL);
в)* структурний таймер (WDT);
г) таймер/лічильник (Т/С);
747.Яку кількість запитів переривань РІС-процесор типу РІС1400?
а) чотири;
б) десять;
в) п’ятнадцять;
г)* жодного;
748. Яку кількість каналів АЦП має РІС-процесор типу 16С710?
а) два;
б)* чотири;
в) вісім;
г) шістнадцять;
749. Яку кількість каналів АЦП має РІС-процесор типу 16С74?
а) два;
б) чотири;
в)* вісім;
г) шістнадцять;
750. Яку кількість ШІТ виводів має РІС-процесор типу 16С74?
а) один;
б)* два;
в) чотири;
г) жодного;
751. Яку кількість ШІТ виводів має РІС-процесор типу РІС1400?
а) один;
б) два;
в) чотири;
г)* жодного;
752.Яку тактову частоту має РІС-процесор типу РІС1400?
а) 10 МГц;
б) 16 МГц;
в)* 20 МГц;
г) 25 МГц;
753.Яку тактову частоту має РІС-процесор типу 16С54?
а) 10 МГц;
б)* 16 МГц;
в) 20 МГц;
г) 25 МГц;
754.Яку тактову частоту має РІС-процесор типу 16С61?
а) 10 МГц;
б) 16 МГц;
в)* 20 МГц;
г) 25 МГц;
755.Яку тактову частоту має РІС-процесор типу 16С620?
а) 10 МГц;
б) 16 МГц;
в)* 20 МГц;
г) 25 МГц;
756.Який об’єм Flesh пам’яті має AVR-МП сім’ї Classic типу АТ90S534?
а) 1 кбайт;
б) 2 кбайт;
в) 4 кбайт;
г)* 8 кбайт;
757.Якф тактова частота AVR-МП, типу AT-tiny 11L?
а) 1 МГц;
б)* 2 МГц;
в) 4 МГц;
г) 8 МГц;
758.Якф тактова частота AVR-МП, типу AT-tiny 12V?
а)* 1 МГц;
б) 2 МГц;
в) 4 МГц;
г) 8 МГц;
759. Який об’єм пам’яті даних має РІС-процесор типу 16С71?
а) 16 байт;
б)* 36 байт;
в) 54 байт;
г) 128 байт;
760.Якф тактова частота AVR-МП, типу AT-tiny 28V?
а)* 1 МГц;
б) 2 МГц;
в) 4 МГц;
г) 8 МГц;
761.Якф тактова частота AVR-МП, типу AT-tiny 28L?
а) 1 МГц;
б) 2 МГц;
в)* 4 МГц;
г) 8 МГц;
762.Яку тактову частоту має РІС-процесор типу 17С44?
а) 10 МГц;
б) 16 МГц;
в) 20 МГц;
г)* 25 МГц;
763. Яке призначення векторів переривань у сигнальних процесорах?
а) розміщення команд програмних переривань;
б) розміщення команд внутрішніх переривань;
в)* розміщення команд розгалужень;
г) розміщення команд зовнішніх переривань;
764.Яка ємність енергонезалежної пам’яті даних (EEPROM) у AVR-МП сім’ї Classic типу АТ90S534?
а) 64 байт;
б) 128 байт;
в) 256 байт;
г)* 512 байт;
765.Яка ємність енергонезалежної пам’яті даних (EEPROM) у AVR-МП сім’ї Classic типу АТ90S4433?
а) 64 байт;
б)* 128 байт;
в) 256 байт;
г) 512 байт;
766.Яка команда викликає зупинку центрального процесорного пристрою (CPU) та периферійних пристроїв, і встановлення сплячого режиму у сигнальному процесорі?
а) IDLE1;
б)* IDLE2;
в) TOTU;
г) TINT;
767.Який об’єм пам’яті даних має РІС-процесор типу 16С61?
а) 16 байт;
б)* 36 байт;
в) 54 байт;
г) 128 байт;
768. Яка тактова частота AVR-МП, типу AT-tiny 26L?
а) 1 МГц;
б) 2 МГц;
в) 4 МГц;
г)* 8 МГц;
769.Яка кількість розрядів введення-виведення має РІС-процесор типу 17С44?
а) 13;
б) 21;
в)* 32;
г) 64;
770.Яку глибину стека має РІС-процесор типу 16С620?
а) два;
б) чотири;
в)* вісім;
г) шістнадцять;
771.Яку кількість каналів ВІС має РІС-процесор типу 16С63?
а) 16;
б) 18;
в)* 28;
г) 36;
772. Яку кількість каналів ВІС має РІС-процесор типу 16С84?
а) 16;
б)* 18;
в) 28;
г) 36;
773. Яку кількість запитів переривань має РІС-процесор типу 16С62?
а) чотири;
б)* десять;
в) п’ятнадцять;
г) жодного;
774.У якому регістрі стану, змінюється конфігурація блока В, пам’яті даних сигнального процесора?
а) OVLY;
б) PMST;
в) CNF;
г)* STI;
775.Яка з даних периферій не належить до периферійних пристроїв сигнального процесора?
а) модуль переривання (IM);
б) блок керування еннергоспоживанням (PM);
в)* аналоговий компаратор (AC);
г) вбудований генератор (CLK-PLL);
776.Що не відноситься до периферій сигнального процесора?
а) послідовний порт(SP);
б) послідовний порт із часовим поділом каналів(TDM);
в) буферний послідовний порт(BCP);
г)* аналоговий компаратор(AC);
777.Укажіть периферійні пристрої, що не належать до сигнальних процесорів?
а) блок керування енергоспоживанням (PM);
б) генератор тактів очкування (S/W);
в)* блок послідовного периферійного інтерфейсу (PSI);
г) блок початкового завантаження (BL);
778.Яка команда виконує програмні переривання у сигнальному процесорі?
а) INTA;
б)* INTR;
в) TINT;
г) RINT;
779. Яка команда виконує програмні переривання у сигнальному процесорі?
а) RINT;
б)* NMI;
в) XINT;
г) TNNT;
780.Яка з команд не відноситься до програмних переривань, у модулі переривань сигнального процесора?
а) TRAP;
б) INTR;
в)* TRNT;
г) NMI;
781.Вихід з енергоощадних режимів, у сигнальних процесорах, відбувається за сигналом...?
а)* зовнішніх переривань;
б) розгалужених переривань;
в) програмних переривань;
г) мережевих переривань;
782.Для чого служить вбудований генератор CLK-PLL у сигнальному процесорі?
а) виробляє тактові сигнали для роботи BSP;
б)* виробляє тактові сигнали для роботи CPU і периферійних пристроїв;
в) живить Flash пам’ять;
г) виробляє низьку напругу для живлення МП.
783.У якому напрямку працює таймер / лічильник (Т/С) у сигнальному процесорі?
а) зростаючому;
б)* спадаючому;
в) стрибкоподібному;
г) коливальному.
784.Що відбувається при досягненні таймером / лічильником (Т/С) у сигнальному процесорі нульової відмітки відліку?
а)* генерується переривання TINT і формується імпульс на виході TOUT;
б) формується імпульс на виході TOUT;
в) генерується зупинка перехідного процесу;
г) таймер починає новий відлік.
785.Яка перевага генератора тактів очікування (S/W) у сигнальному процесорі?
а) вміст пам’яті програм;
б)* повне зовнішнє керування;
в) велика кількість каналів вводу / виводу;
г) мале енергоспоживання.
786.Скільки регістрів керування передбачено для генератора тактів очікування (S/W) у сигнальному процесорі?
а) один;
б)* два;
в) три;
г) чотири.
787.Яка може бути кількість тактів очікування у генераторі тактів очікування (S/W) у сигнальному процесорі?
а) 0, 1, 2, 3, 4, 5;
б) 1, 3, 5, 7, 9;
в)* 0, 1, 2, 3, 7;
г) 2, 4, 6, 8, 10.
788.Скільки ліній використовується у послідовному порту (SP) для передачі даних у сигнальному процесорі?
а) одна;
б) дві;
в)* три;
г) чотири.
789.Що не передається по лініях послідовного порту сигнального процесора?
а) тактова частота;
б) синхроімпульс;
в)* синхронна частота;
г) дані синхронно з тактовою частотою.
790.Скільки можливо режимів даних у послідовному порту (SP) сигнального процесора?
а) один;
б)* два;
в) три;
г) чотири.
791.Які режими передачі даних можливі у послідовному порту (SP) сигнального процесора?
а) прямий і зворотній;
б)* пакетний і безупинний;
в) прямий і безупинний;
г) пакетний і зворотній.
792.Який принцип дії пакетного режиму передачі даних у послідовному порту (SP) сигнального процесора?
а)* синхроімпульс формується на початку кожного переданого слова;
б) синхроімпульс формується у кінці кожного переданого слова;
в) синхроімпульс формується на початку і у кінці кожного переданого слова;
г) синхроімпульс формується на початку і вкінці циклу.
793.Який принцип дії безупинного режиму передачі даних у послідовному порту (SP) сигнального процесора?
а) синхроімпульс формується на початку кожної передачі;
б)* синхроімпульс формується тільки на початку передачі;
в) синхроімпульс формується у кінці кожної передачі;
г) синхроімпульс формується по закінченні циклу.
794.Під яким керуванням відбувається обмін по стандартному послідовному порту (SP) у сигнальному процесорі?
а) CLK-PLL;
б) TDM;
в)* CPU;
г) без керування.
795.Який максимальний формат передачі даних по послідовному порту (SP) у сигнальному процесорі-допускається?
а) 8 - розрядний;
б)* 16 - розрядний;
в) 82 - розрядний;
г) 64 – розрядний.
796. Який мінімальний формат передачі даних по послідовному порту (SP) у сигнальному процесорі-допускається?
а) 4 - розрядний;
б)* 8 - розрядний;
в) 16 - розрядний;
г) 32 – розрядний.
797. Яка максимальна швидкість передачі даних по послідовному порту (SP) у сигнальному процесорі для циклу 50нс?
а) 2 Мбіт/с;
б)* 5 Мбіт/с;
в) 8 Мбіт/с;
г) 10 Мбіт/с.
798.Для чого використовується послідовний порт із часовим поділом каналів (TDM) у сигнальному процесорі?
а)* для обміну даних між МП у мультиплексорних системах;
б) для обміну даних між МП у компараторних системах;
в) для обміну даних між МП з зовнішніми пристроями;
г) для обміну даних між МП з пристроями пам’яті.
799.У скількох режимах може працювати послідовний порт із часовим поділом каналів (TDM) у сигнальному процесорі?
а)* двох;
в) чотирьох;
б) трьох;
г) шести.
800.Скільки ліній зв’язку послідовного порту зв’язують два МП TMS320xC5x?
а) дві;
б) три;
в) п’ять;
г)* шість.
801.Через який проміжок часу, у послідовному порту TDM сигнального процесора, для синхронізацій передачі даних між процесорами МП TMS320xC5x передається синхроімпульс (TFRM)?
а) кожні 64 такти;
б)* кожні 128 тактів;
в) кожні 256 тактів;
г) кожні 512 тактів.
802.За допомогою скількох регістрів відбувається керування роботою і контроль за станом послідовного порту TDM у сигнальному процесорі?
а) двох;
б) чотирьох;
в)* шести;
г) восьми.
803.Яку можливість дає блок автоматизації (ABU) BSP у сигнальному процесорі?
а)* виконувати обмін даних безпосередньо з вбудованою пам’яттю МП;
б) виконувати обмін даними між МП;
в) автоматизує передачу даних до зовнішніх пристроїв;
г) швидкий зв’язок між двома МП.
804. Який об’єм вбудованої пам’яті МП TMS320xC5x виділений для буфера обміну даними?
а) 512 байт;
б) 1 кбайт;
в)* 2 кбайт;
г) 4 кбайт.
805. Який мінімальний формат передачі даних буферного послідовного порту (BSP) сигнального процесора?
а) 4 - розрядний;
б)* 8 - розрядний;
в) 10 - розрядний;
г) 12 - розрядний.
806. Який максимальний формат передачі даних буферного послідовного порту (BSP) сигнального процесора?
а) 8 - розрядний;
б) 10 - розрядний;
в) 12 - розрядний;
г)* 16 - розрядний.
807.Яке призначення 8 – розрядного паралельного порту сигнального процесору?
а)* обмін даними в мультипроцесорному режимі між host – процесором МП TMS320xC5x;
б) обмін даними безпосередньо з вбудованою пам’яттю МП TMS320xC5x;
в) обмін даними в мультипроцесорному режимі між двома МП TMS320xC5x;
г) обмін даними безпосередньо з зовнішнім пристроєм.
808.Призначення host – інтерфейсу (HPI) у сигнальному процесорі?
а) забезпечує швидкий зв’язок з усіма компонентами МП TMS320xC5x;
б)* забезпечує можливість інтеграції процесора в мультипроцесорну систему;
в) забезпечує безпосередній зв’язок з внутрішньою пам’яттю МП TMS320xC5x;
г) звичайна поєднувальна шина.
809.Як позначають буфер пам’яті 8 – розрядного паралельного порту у сигнальному процесорі?
а) BROM;
б) SAROM;
в)* SARAM;
г) HPIROM.
810.Як позначається регістр керування і контролю 8 – розрядного паралельного порту у сигнальному процесорі?
а)* HPIC;
б) HPIPIC;
в) PICHPI;
г) KKHPI.
811. Як позначають адресний регістр ддля адресацій до буферної пам’яті з боку host – процесора у сигнальному процесорі?
а) ADHPI;
б) AHPI;
в)* HPIA;
г) HPIAD.
812.Скільки режимів роботи допускає 8 – розрядного паралельного порту у сигнальному процесорі?
а)* два;
б) три;
в) п’ять;
г) шість.
813.Як позначають перший режим роботи 8 – розрядного паралельного порту у сигнальному процесорі?
а) CPU;
б)* SAM;
в) HOM;
г) HPID.
814. Як позначають другий режим роботи 8 – розрядного паралельного порту у сигнальному процесорі?
а) CPU;
б) SAM;
в)* HOM;
г) HPID.
815.Який принцип першого режиму роботи (SAM) 8 – розрядного паралельного порту у сигнальному процесорі?
а)* host – процесор і CPU має доступ до пам’яті та пріоритет перед CPU;
б) має значний пріоритет перед CPU;
в) доступ до пам’яті має лише host – процесора
г) доступ до пам’яті має лише CPU.
816.Який принцип другого режиму роботи HOM 8 – розрядного паралельного порту у сигнальному процесорі?
а) host – процесор і CPU має доступ до пам’яті;
б) має значний пріоритет перед CPU;
в)* доступ до пам’яті має лише host – процесор;
г) доступ до пам’яті має лише CPU.
817.Скільки машинних тактів потрібно для передачі через 8 – розрядного паралельного порту сигнального процесора одного байта даних?
а) три;
б)* п’ять;
в) сім;
г) вісім.
818. Яка максимальна швидкість передачі у 8 – розрядному паралельному порті (HPI) сигнального процесора, при тактовій частоті 40 МГц?
а) 32 Мбіт/с;
б)* 64 Мбіт/с;
в) 128 Мбіт/с;
г) 256 Мбіт/с.
819.Яка тактова частота потрібна у 8 – розрядному паралельному порті (HPI) сигнального процесора, щоб швидкість передачі даних становила 64 Мбіт/с?
а) 20 МГц;
б)* 40 МГц;
в) 60 МГц;
г) 80 МГц.
820.Яке призначення блоку початкового завантаження (BL) сигнального процесора?
а)* пересилання програмного коду із зовнішніх джерел у вбудовану пам’ять програм;
б) пересилання програмного коду із внутрішніх джерел у вбудовану пам’ять програм;
в) обмін даними в мультипроцесорному режимі;
г) повнодуплетний зв’язок між двома МП TMS320xC5x.
821.Скільки видів завантажень передбачено у блоці початкового завантаження сигнального процесора?
а) п’ять;
б) шість;
в)* сім;
г) вісім.
822.Чим визначаються види завантаження блоку початкового завантаження (BL) сигнального процесора?
а)* вмістом молодших 8 розрядів комірки загальної пам’яті з адресою FFFFH;
б) вмістом старших 16 розрядів комірки загальної пам’яті з адресою FFFFH;
в) вмістом молодших 16 розрядів комірки загальної пам’яті з адресою FFFFH;
г) вмістом старших 8 розрядів комірки загальної пам’яті з адресою FFFFH.
823.За допомогою чого можливий доступ до зовнішньої пам’яті і портів введення / виведення у МП TMS320xC5x?
Вибрати одну невірну відповідь серед вірних.
а) по шині адреси АТ-А15 і шині даних DO-D15;
б) за допомогою клерувальних сигналів PS; DS; IS;
в) сигналу читання RD і сигналу запису WE;
г)* сигналу імпульсу по шині даних.
824.Яку тривалість мають цикли читання блоку початкового завантаження у сигнальному процесорі?
а)* одного машинного циклу;
б) трьох машинних тактів;
в) двох машинних циклів;
г) шість машинних циклів.
825.Який розмір має глобальна пам’ять даних сигнального процесору у верхніх адресах пам’яті даних?
а) від 128 до 16 кслів;
б)* від 256 до 32 кслів;
в) від 512 до 64 кслів;
г) від 1 кслова до 32 кслів.
826. Яке призначення сигнального процесора обробки даних у форматі з плавучою комою?
а)* сигнальна обробка даних з високою точністю, подання даних у широкому динамічному діапазоні;
б) сигнальна обробка даних у широкому діапазоні;
в) сигнальна обробка даних з наближеною точністю, подання даних у широкому динамічному діапазоні;
г) сигнальна обробка даних виведення / читання.
827.Який з процесорів, став першим представником класу сигнальних процесорів із плавучою комою?
а) TMS320А45;
б) TMS320В20;
в)* TMS32030;
г) TMS320С35.
828.Скількох розрядну шину команд і даних має сигнальний процесор із плавучою комою типу TMS320С3x?
а) 16-рзрядну;
б) 24-рзрядну;
в)* 32-рзрядну;
г) 64-рзрядну.
829.Скільки блоків ОЗП містить сигнальний процесор із плавучою комою типу TMS320С3x?
а) один;
б)* два;
в) три;
г) чотири.
830. Скількох розрядний блок множення із плавучою комою має сигнальний процесор із плавучою комою типу TMS320С3x?
а) 16-рзрядну;
б) 24-рзрядну;
в)* 32-рзрядну;
г) 64-рзрядну.
831.Скільки регістрів для операцій з підвищеною точністю має сигнальний процесор із плавучою комою типу TMS320С3x?
а) два;
б) чотири;
в)* вісім;
г) десять.
832.Скільки генераторів адрес із регістрових файлів має сигнальний процесор із плавучою комою типу TMS320С3x?
а)* два-один;
б) два-два;
в) три-один;
г) три-два.
833. Скількох розрядний АЛП має сигнальний процесор із плавучою комою типу TMS320С3x?
а) 12-рзрядну;
б) 24-рзрядну;
в)* 40-рзрядну;
г) 52-рзрядну.
834.Який принцип дії вбудованого контролера ПДП у сигнальний процесор із плавучою комою типу TMS320С3x?
а)* сполучати в часі обчислення та обмін даними з пам’ятю;
б) почергове обчислення та занесення до пам’яті;
в) швидкодія обчислення та взаємодія з пам’яттю;
г) почергове обчислення та взаємодія з пам’яттю.
835.Що не входить до складу TMS320С30?
а) мультипрексорний інтерфейс;
б) два зовнішніх інтерфейсних порти;
в)* два інтегратори з вбудованим генератором імпульсів;
г) два послідовних порти.
836.Яка з шин не входить до складу МП TMS320С30?
а) шина даних пам’яті програм – PDATA;
б) шина адреси пам’яті програм – PADDR;
в)* два інтегратори пам’яті адрес – DADDR;
г) шина даних пам’яті даних – DDATA.
837. Яка з шин не входить до складу МП TMS320С30?
а) шина адреси пам’яті даних (RAMO) – DADDR1;
б) шина даних пам’яті в режимі ПДП – DMADATA;
в) шина адреси пам’яті в режимі ПДП – DMAADDR;
г)* шина пам’яті програм в режимі ПДП – DATDATA.
838.Для чого служать CPU1 та CPU2 у сигнальному процесорі із плавучою комою?
а)* передавати два операнди з пам’яті даних і регістрового файла за один машинний цикл;
б) передавати два операнди з пам’яті програм і регістрового файла за один машинний цикл;
в) передавати чотири операнди з пам’яті програм і регістрового файла за один машинний цикл;
г) передавати два операнди з пам’яті адрес і регістрового файла за один машинний цикл.
839.Скільки, CPU сигнального процесора із плавучою комою, має незалежних внутрішніх шин?
а) дві;
б)* чотири;
в) шість;
г) вісім.
840.Що забезпечують чотири незалежні внутрішні шини CPU сигнального процесора із плавучою комою?
а)* можливість паралельного виконання команд в АЛП і помножувачі в одному циклі;
б) можливість паралельного виконання команд в ПДП і помножувачі в одному циклі;
в) можливість паралельного виконання команд в АЛП і МИХ в одному циклі;
г) можливість паралельного виконання команд в помножувачі і мультиплексові.
841.Що з даного не входить до складу CPU сигнального процесора із плавучою комою?
а) 32-рзрядний регістр зсуву BS;
б) два арифметичні пристрої допоміжних регістрів;
в) конвеєр і механізм контролю за перериваннями;
г)* кеш – пам’ять команд обсягом 128 64-розрядні.
842.З скількох розрядними числами, у форматі з плавучою комою, виконує за один цикл арифметичні операції АЛП у сигнальному процесорі із плавучою комою?
а) 20-рзрядними;
б) 32-рзрядними;
