Регулировка цифрового функционального узла (ФУ).

В данной лабораторной работе регулируется цифровой ФУ, который представляет собой ячейку ЭУ, изготовленную на стеклотекстолитовой плате. Плата получена по субтрактивной технологии, содержит электропроводящие дорожки с контактными площадками (КП) для электрических соединений с навесными компонентами и КП (ламели) для обеспечения внешнего электрического соединения с измерительным стендом. Макетный образец ФУ закреплен на технологическом основании с объемным штыревым соединителем ХР2, упрощающим процесс регулировки цифровой ячейки (рис. 7).

Рис. 7. Эскиз сборочного чертежа макетного образца ФУ; К – ключевые метки (нанесены белой краской).

Навесными компонентами ячейки являются два транзистора (BC847B n-p-n структуры), шесть диодных сборок (типа BAV99, содержащих по два диода в корпусе, соединенных последовательно), а также десять чип-резисторов (типоразмера 0805) различных номиналов. Схемы, собранные на этих компонентах, представляют собой два логических элемента (ЛЭ), реализующие функцию 2ИЛИ-НЕ (рис. 8) типа диодно-транзисторной логики (ДТЛ). Каждый из логических элементов содержит резисторы R2.1 – R2.3 (т.е. резисторы R2 в канале 1 и канале 2), которые могут быть использованы в процессе регулировки функциональных параметров ФУ.

Ошибка! Раздел не указан.

Рис. 8. Электрические схемы логических элементов и их обозначения; цифры в кружках соответствуют расположению контактов на соединителе ХР1 (рис. 7), цифры без кружков соответствуют расположению контактов на соединителе ХР2 (рис. 7).

В статическом режиме входные диоды (диодные сборки VD1, VD2) должны иметь достаточно высокое обратное пробивное напряжение (так как в процессе работы схемы в устройстве они могут смещаться в обратном направлении), а также минимальное падение напряжения при протекании через них прямого тока (так как уменьшение прямого напряжения на входных диодах повышает статическую помехоустойчивость схемы).

В динамическом режиме входные диоды должны обладать возможно меньшими емкостями и малым временем восстановления обратного сопротивления, так как время заряда и разряда емкостей и рассасывания зарядов во входных диодах могут вносить значительный вклад в среднее время задержки сигнала.

Резистор R1 в значительной степени определяет мощность потребления микросхемы и среднее время задержки, так как задает ток, включающий транзистор и заряжающий емкости входных диодов и транзистора. Паразитная емкость резистора R1 должна быть как можно меньшей.

Смещающий диод VD2 предназначен для увеличения порога запирания и помехоустойчивости схемы в закрытом состоянии. В динамическом режиме этот диод должен при включении схемы восстанавливать свое обратное сопротивление после того, как рассосется избыточный заряд, накопленный транзистором в режиме насыщения. В связи с этим постоянная времени рассасывания для смещающего диода VD2 должна быть значительно больше, чем для транзистора VT1, благодаря чему через них может протекать значительный ток, способствующий рассасыванию избыточного заряда в транзисторе и уменьшению задержки выключения схемы.

Основное назначение резистора R3 – удерживать транзистор в статике в закрытом состоянии, а резистора R2 – уменьшать выходное сопротивление схемы в закрытом состоянии и обеспечивать в процессе ее запирания выходной ток, необходимый для заряда емкости нагрузки.

Так как нагрузками элементов ДТЛ-типа являются аналогичные схемы, то уровень «1» будет примерно равен U_ИП, а уровень «0» - напряжению U_{КЭ НАС.} транзистора VT1 (U_{ВХ. «0»}£ 0,4В U_{ВХ. «1»}> 2,4В).

Если на одном или нескольких входах уровень напряжения соответствует U₀ = U_{КЭ НАС.}, то транзистор VT1 закрыт, и на выходе будет уровень U₁» U_ИП; если на всех входах уровень напряжения соответствует U₁» U_ИП, то транзистор открыт, и на выходе уровень напряжения будет U₁» U_{КЭ НАС}.

Следует принять, что прямое падение напряжения на диодах и переходе база-эмиттер соответствует 0,7 В, а величина U_{КЭ НАС}. соответствует 0,3В.

Основными параметрами схемы являются пределы изменения I_{ВХ «0»}, I_{ВХ «1»}, I_{ВЫХ «0»}, I_{ВЫХ «1»}, U_{ВЫХ «0»}, U_{ВЫХ «1»}, а также время задержки переключения схемы. Токи задаются резисторами R1 и R3, а время задержки резистором R2. С одной стороны номинальное сопротивление R2 хорошо выбирать очень маленьким, чтобы увеличить скорость рассасывания не основных носителей в базе, но уменьшение R2 приводит к тому, что уменьшится I_б и транзистор может перестать работать в ключевом режиме, а будет работать в активном режиме, и схема перестанет выполнять свою функцию.

Необходимость регулировки обусловлена значительным технологическим разбросом сопротивлений при их изготовлении, а также несколько отличающимися параметрами транзисторов, применяемых в схеме ДТЛ. Величина разброса сопротивлений может достигать ±5% от номинального значения. Для данной схемы ФУ в качестве регулируемого параметра целесообразно выбрать сопротивление резистора R2. Для его подгонки проще всего использовать навесные перемычки, без труда устанавливаемые на штырьки соединителя ХР2.

Домашнее задание

1. Ознакомиться с описанием лабораторной работы.

2. Изучить теоретические основы методов доведения функциональных параметров до требуемых значений.

3. Подготовить начальную часть отчета, содержащую титульный лист, цель работы и краткие теоретические сведения.

4. Подготовить формы табл. 1 и 2.

5. Подготовить ответы на контрольные вопросы.

6. Подготовить лист формата А4 миллиметровой бумаги, ластик и карандаш.

Лабораторное задание

1. Провести необходимые измерения.

2. Заполнить формы табл. 1 и 2.

3. Получить передаточную характеристику U_ВЫХ(U_ВХ) неотрегулированного ФУ.

4. Получить передаточную характеристику отрегулированного ФУ.

5. Сформулировать выводы по результатам работы.

6. Составить отчет в соответствии с требованиями.

Форма табл. 1.

Карта сопротивлений

Расположение контрольных точек (КТ) обозначено на рис. 9 (цифрами в рамках):

№ схемы	Номера контрольных точек (рис.9)	R	Сопротивление, кОм
расчет	до подгонки	после подгонки
Схема 1	1-2	R3	1,97
3-4	R2	3.29
5-6	R1	1.97
Схема 2	2-7	R3¢	1,97
4-8	R2¢	3.29
5-9	R1¢	1.97

Рис. 9. Эскиз топологии печатной платы (с условными обозначениями на ней компонентов) и расположение контрольных точек (номера КТ обведены в квадрат), используемых в ТП регулировки ФУ

Форма табл. 2.

Карта напряжений

№ схемы	Номера контактных площадок соединителя XP1	Контрольная цепь	Напряжение, В
по ТИ	до подгонки	после подгонки
Схема 1	10-9	U_ИП1
8-9	U_ИП2	2.6
2-9	U_{А «0»}
2-9	U_{А «1»}	2,6
3-9	U_{В «0»}	1.1
3-9	U_{В «1»}	2.3
1-9	U_{ВЫХ «0»}
1-9	U_{ВЫХ «1»}	0.08
Схема 2	10-9	U_ИП1
8-9	U_ИП2	2.6
5-9	U_А_«0»
5-9	U_А_«1»	2,6
6-9	U_В_«0»	1.1
6-9	U_В_«1»
4-9	U_{ВЫХ «0»}
4-9	U_{ВЫХ «1»}	0,09

Примечание. U_А _«0», U_{В «0»} и U_{А «1»}, U_{В «1»} – соответственно выходные напряжения уровней «0» и «1» для входа А и входа В (см. рис. 8)