Рис. 6. Схема памяти с одним дешифратором
Схема содержит 8 входов:
· 3 входа данных I1 – I3.
· 2 адресных входа А0, А1 (А0 считается младшим, А1 – старшим разрядом).
· 3 входа управления:
– CS (Chip Select – выбор микросхемы памяти).
– WE (Write Enable – выбор режима чтения или записи).
– ОЕ (Output Enable – разрешение выдачи выходных сигналов).
· 3 выхода данных: О1– О3.
Обычно память состоит из нескольких микросхем подобной структуры. Поэтому, чтобы выбрать необходимую микросхему, нужно установить сигнал CS в 1, а также предусмотреть WE=1 для записи или WE=0 для чтения.
При операции записи биты, находящиеся на входных линиях для данных I1 – I3, загружаются в выбранное слово памяти; выходные линии не используются.
Вентили записи И используются в качестве ключей. На их верхние входы подается сигнал разрешения записи CSÙWE=1, но на выходе единица появляется только у одного вентиля записи – в зависимости от того, какой из выходов дешифратора активен (т. е. какая ячейка памяти выбирается адресными входами). Эта единица поступает на входы С триггеров выбранного слова. Таким образом, запись осуществляется только в одну ячейку, состоящую из трех триггеров.
При операции чтения выбирается слово и помещается на выходные линии для данных О1 – О3. При этом входные линии для данных не используются. Линия CSÙWE=0 (CS=1, WE=0), поэтому все вентили записи блокируются и ни в один из триггеров запись не происходит.
Линия выбора слов запускает вентили И (также работающие в качестве ключей), связанные с выходами триггеров Q выбранного слова. Таким образом, выбранное слово передает свои данные в четырехвходовые вентили ИЛИ, расположенные в нижней части схемы, а остальные три слова выдают 1. Следовательно, выход вентилей ИЛИ идентичен значению, сохраненному в данном слове. Остальные три слова никак не влияют на выходные данные.
Вентили ИЛИ соединены с выходными линиями данных не напрямую, а через специальные буферные элементы. Это связано с тем, что обычно для входных и выходных линий используются одни и те же проводники. Поэтому, если подключить вентили ИЛИ непосредственно к выходным линиям, то сигналы на них будут мешать в процессе записи.
Буферный элемент – это электронный переключатель, который может устанавливать и разрушать связь за несколько наносекунд под действием сигналов управления.
Рис. 7. Буферный элемент
Буферный элемент содержит вход для данных, выход для данных и вход управления. Когда вход управления равен 1, буферный элемент работает как провод и передает данные. Когда вход управления равен 0, буферный элемент работает как разомкнутая цепь. Соединение может быть восстановлено за несколько наносекунд, если сделать сигнал управления равным 1.
Отличие буферного элемента от вентиля И заключается в том, что буферный элемент представляет собой устройство с тремя состояниями, поскольку он может выдавать 0, 1 или вообще не выдавать сигнала (в случае с разомкнутой цепью).
Когда CS и ОЕ равны 1, а WE=0, то сигнал разрешения выдачи выходных данных (сигнал управления для буферного элемента) равен 1, в результате чего запускаются буферные элементы и слово передается на выходные линии. Когда один из сигналов CS или ОЕ равен 0 или WE=1, то выходы отсоединяются от остальной части схемы.
Порядок работы
1. Используя программу ≪Electronic Workbench≫ (EWB), построить схему RS-триггера. Исследовать ее работу.
1.1. Сохранить построенную схему на диске.
1.2. Не запускать схему при положении переключателей S и R, соответствующих логическому нулю. В этом случае (при Q = Q = 0) работа схемы будет неустойчивой.
1.3. Проверить построенную схему, построив таблицу истинности. Записать полученные результаты.
2. Используя программу EWB, построить схему синхронного RS-триггера. Исследовать ее работу.
2.1. Можно использовать схему RS-триггера, сохранив ее под другим именем и добавив необходимые компоненты: два вентиля И, переключатель.
2.2. Запускать схему при C=1, S=1 (или R=1).
2.3. Проверить построенную схему, построив таблицу истинности. Записать полученные результаты.
3. В программе EWB построить схему синхронного D-триггера. Исследовать ее работу.
3.1. Можно использовать схему синхронного RS-триггера, сохранив ее под другим именем и сделав необходимые изменения.
3.2. Запускать схему при C=1, иначе поведение схемы не будет устойчивым
3.3. Проверить построенную схему, построив таблицу истинности. Записать полученные результаты.
4. Открыть в программе EWB файл схемы 4-разрядного регистра. Исследовать ее работу.
4.1. Открыть файл Register.ewb.
4.2. Исследовать работу схемы в различных режимах.
1) Записать в регистр слово 1101. Обратите внимание, что запись в регистр происходит по фронту тактирующего сигнала С (Clock).
2) В регистре присутствуют два вспомогательных входа – Set (Установка) и Clear (Очистка). Оба входа являются активными с низким уровнем сигнала (Active Low Inputs). Это означает, что входы активизируются при подаче логического нуля (а не логической единицы, как обычно). Установите функции этих входов.
3) Входы Set и Clear являются асинхронными (Asynch Inputs). Что это означает? Обоснуйте свое мнение.
5. Открыть в программе EWB файл схемы памяти 4х3. Исследовать ее работу.
5.1. Открыть файл Memory.ewb.
5.2. Выписать названия и назначение всех входов и выходов схемы памяти.
5.3. Исследовать работу схемы в различных режимах.
1) Записать в память по адресу 10 слово 010.
2) Записать в память по адресу 00 слово 111.
3) Прочитать из памяти слово по адресу 10.
4) Прочитать из памяти слово по адресу 00.
5) Отключить память от выходной шины данных.
6) Отключить память от выходной шины данных с возможностью записи данных.
Требования к отчету
Отчет по лабораторной работе должен включать:
1. Схему и таблицу истинности RS-триггера.
2. Схему и таблицу истинности синхронного RS-триггера.
3. Схему и таблицу истинности синхронного D-триггера.
4. Схему и назначение входов и выходов 4-разрядного регистра. Продемонстрировать работу регистра.
5. Схему и назначение входов и выходов схемы памяти 4х3. Продемонстрировать работу схемы памяти.
Контрольные вопросы
1) Что такое триггер? Регистр?
2) Объяснить принцип действия триггеров.
3) Зачем нужна синхронизация?
4) Показать способы построения микросхем памяти с одним и с двумя
дешифраторами.
