Общие подходы к анализу и синтезу схем триггеров

Синтезу типовых функциональных узлов

Цифровой техники

Лекция 13. Синтез схем триггеров

Элементы, узлы и блоки ЭВМ

Общие подходы к анализу и синтезу схем триггеров

Основные типы триггеров

Условия функционирования триггеров

Элемент ЭВМ – это наименьшая конструктивная и функциональная часть ЭВМ, которая используется при логическом проектировании и технологической реализации компьютера.

Для построения ЭВМ используются функционально полные системы элементов, включающие наборы универсальных вентилей для построения произвольных комбинационных логических схем, и элементарные автоматы с полными системами переходов и выходов. В качестве элементарных автоматов используются, как правило, триггеры, а в качестве базовых вентилей – логические схемы для основных булевых операций. Наборы элементов для построения цифровых вычислительных устройств содержат также элементы для выполнения дополнительных логических операций, запоминающие элементы, а также элементы для усиления, восстановления и формирования сигналов стандартной формы.

По назначению элементы ЭВМ делятся на логические, запоминающие и вспомогательные.

К логическим элементам относятся вентили (конъюнктор, дизъюнктор, инвертор, штрих Шеффера, стрелка Пирса и др.) и триггеры.

Запоминающие элементы предназначены для хранения и выдачи двоичной информации.

Вспомогательные элементы используются для энергетического обеспечения и согласования работы логических элементов. К ним относятся усилители, генераторы, формирователи, линии задержки и др.

Некоторые элементы ЭВМ нами были уже рассмотрены (шифраторы, дешифраторы, мультиплексоры, демультиплексоры и др.). Они представляют собой, как мы видели, автоматы без памяти, то есть комбинационные схемы. Другие элементы являются упоминавшимися выше элементарными автоматами с памятью (триггеры). Наконец, большую группу элементов ЭВМ образуют, так называемые, последовательные логические схемы, которые в терминах прикладной теории автоматов называют цифровыми автоматами с полной системой переходов и выходов. К последовательным логическим схемам относятся различные виды регистров, счетчиков, сумматоров и др. Название схем такого типа означает, что состояние выхода зависит от того, в какой последовательности на входы схемы подаются входные сигналы, и каково было предшествующее внутреннее состояние схемы. В отличие от комбинационных схем, состояние выхода Y последовательной логической схемы (цифрового автомата) зависит не только от текущего состояния входа, но и от внутреннего состояния Q схемы:

Y=F (X, Q).

Другими словами, цифровой автомат является не только преобразователем, но и хранителем предшествующей информации и источником текущей информации (состояния). Это свойство обеспечивается наличием в схемах обратных связей. Основой последовательных схем являются триггеры.

Физически элементы представляют собой интегральные микросхемы, сформированные на кристалле полупроводника (например, кремния) по соответствующей технологии. Из элементов, выполненных на интегральных схемах, составляют функциональные узлы и блоки, являющиеся компонентами устройств ЭВМ. К таким устройствам относятся центральный процессор, оперативная память, каналы ввода-вывода информации, контроллеры, различные внешние устройства. Эти устройства составляют структурную схему ЭВМ.

В качестве примеров приложений теории конечных автоматов к цифровой технике рассмотрим синтез триггеров, регистров и счетчиков.

 

Общие подходы к анализу и синтезу схем триггеров

 

Для представления и обработки информации в цифровых системах возникает потребность в устройстве, которое может хранить логическое состояние (0 или 1) неопределенно долго. Такие устрой­ства образуют элементарную разновидность памяти (фиксатор), а поскольку их выход может находиться в одном из двух устойчивых состояний, их называют бистабильными схемами или триггерами (слово «триггер» по-английски означает спусковое устройство, курок.). Физически триггеры обычно реализуются на штрихах Шеффера или на стрелках Пирса (то есть на логических элементах И-НЕ, ИЛИ-НЕ). Исходя из таблиц истинности штриха Шеффера и стрелки Пирса, легко убедиться в том, что каждый из этих элементов преобразуется некоторым логическим уровнем (логическим нулем или логической единицей). Действие логического уровня на одном из входов данного элемента полностью определяет логический уровень на выходе. При этом логический уровень на выходе элемента не изменяется, какие бы комбинации логических уровней не подавались на другие входы этого элемента. Такими логическими уровнями для элементов И-НЕ является уровень логического нуля, а для элемента ИЛИ-НЕ – уровень логической единицы. Действительно, если на один из входов элемента И-НЕ подан логический нуль, то на выходе этого элемента возникает логическая единица независимо от того, каковы логические уровни на других входах. Аналогично логическая единица, поданная на один из входов элемента ИЛИ-НЕ, установит на выходе уровень логического нуля, который не будет зависеть от логических уровней, действующих не других входах этого элемента.

Логические уровни, которые, действуя на одном из входов элемента, однозначно задают логический уровень на его выводе неза­висимо от уровней на других входах, называются активными ло­гическими уровнями. Таким образом, активный логический уровень для элемента И-НЕ - уровень логического нуля, а для элементов ИЛИ-НЕ - уровень логической единицы.

Так как при подаче активного логического уровня на один из входов элемента определяется уровень на выходе этого элемента (выходной уровень элемента при этом не зависит от уровней на других входах), можно говорить, что при этом происходит логическое откло­нение остальных входов элемента. Уровни, обратные активным, называются пассивными логическими уровнями. Пассивным уровнем для элемента И-НЕ служит уровень логической единицы, а для элемента ИЛИ-НЕ - уровень логического нуля. При действии на одном из входов пассивного логического уровня уро­вень на выходе элемента определяется логическими уровнями на других его входах.

Определение 1. Триггером называется устройство с двумя возможными устойчи­выми состояниями, в которые он может устанавливаться управляющими входными сигналами.

В каком из устойчивых состояний окажется триггер, зависит от сигналов на его входах и от предшествующего состояния триггера, то есть триггер является элементарной ячейкой памяти. Он способен хранить один бит информации, то есть является одноразрядным элементом памяти.

Существует большое количество разновидностей триггеров, которые различаются по виду входных и выходных сигналов, а также по способу управления состоянием записи информации в триггер. Тип триггера определяется алгоритмом его работы. В зависимости от алгоритма работы, триггер может иметь установочные, информационные и управляющие входы. Установочные входы устанавливают состояние триггера независимо от состояния других входов. Входы управления разрешают запись данных, подающихся на информационные входы.

При различных типах входов состояние триггера и значение хранимой в нем двоичной информации определяется прямым Q и инверсным выходными сигналами. Если на прямом выходе Q имеется потенциал, соответствующий логической единице, то триггер находится в единичном состоянии (при этом сигнал на инверсном выходе соответствует логическому нулю). В противном случае триггер находится в нулевом состоянии. Под влиянием входного сигнала триггер может скачкообразно (дискретно) переходить из одного устойчивого состояния в другое, при этом дискретно изменяется уровень напряжения его выходного сигнала.

 

ОСНОВНЫЕ ТИПЫ ТРИГГЕРОВ

По способу организации логических связей и в зависимости от типов входов выделяется несколько типов триггеров. Среди них наибольшее распространение в цифровой электронике получи­ли RS -триггеры, T -триггеры, D -триггеры, JK -триггеры и др., где типы входов обозначены буквами R, S, T, D, V, J, K. Эти обозначения расшифровываются следующим образом:

1. R (reset – сброс) – раздельный вход установки триггера в состояние 0;

2. S (set – установка) – раздельный вход установки триггера в состояние 1;

3. T (toggle – ключ, релаксатор) – счетный вход триггера, переключатель триггера в противоположное состояние аналогич­но счету по модулю 2 (реализует операцию сложения чисел по модулю 2);

4. D (delay – задержка) – информационный вход установки триггера в состояние, соответствующее логическому уровню на этом входе; реализует функцию временной задержки сигнала;

5. J (jerk – внезапное включение) – раздельный вход установки универсального триггера в состояние 1;

6. K (kill – внезапное отключение) – вход раздельной установки универсального триггера в состояние 0;

В триггерах используется еще, так называемый, управляющий (тактирующий, синхронизирующий) вход, который обозначается буквой C.

Су­ществует много разновидностей триггеров с комбинированным управлением с различными типами входов с синхронизацией или без нее, с блокировкой каких-либо информационных входов или без нее. Триггеры, синхронизируемые уровнем синхроимпульса, могут в течение действия многократно переключаться управляющими сигналами. Во многих случаях это свойство является недостатком, так как может оказаться причиной нарушения режима работы. От этого недостатка свободны триггеры с дополни­тельным управлением и триггеры, синхронизируемые фронтами. Эти триггеры изменяют свое состояние лишь в момент переключения уровней синхроимпульса из «0» в «1» (положительный уровень) или из «1» в «0» (отрицательный уровень). При любых постоянных уровнях синхроимпульс триггера сохраняет свое состояние при всевозможных изменениях управляющих сигналов. Следова­тельно, синхронизируемый фронтом триггер за время действия синхроим­пульса любой длительности может переключаться только один раз. Иногда используются триггеры с двойной памятью. При этом ячейки памяти состоят из двух последова­тельно включенных триггеров, и запись информации в них происходит последовательно в различные моменты времени.

Основными параметрами любого типа триггеров являются: максимальная длительность входного сигнала; время задержки переключения триггера из одного состояния в другое и разрешающее время триггера.

Упрощенная структурная схема триггера показана на рисунке 1 (на этом и на других рисунках операция отрицания обозначена апострофом). Ячейка памяти хранит информацию о результатах предыдущего воздействия на триггер.

Определенную роль в формировании свойств триггера принадлежит управляющему устройству. Схема управления реализует правила реагирования триггера на различные входные сигналы и их комбинации и формирует сигналы, которые обеспечивают хранение информации в ячейке памяти, подтверждение состояния, либо переключение ячейки памяти в другое состояние.

Q ’

Рисунок 1. Упрощенная структурная схема триггера