Побудова блока запам’ятовувального пристрою МПС

З заданою організацією

 

Задача побудови блока ЗП у залежності від завдання і початкових умов може вирішуватися у різний спосіб. Умови задачі також можуть мати свої відмінності в залежності від конкретних умов функціонування цього блока.

Технічне завдання на розробку модуля ЗП повинно містити:

- технічні характеристики МПС, для якої буде розроблятися блок: потрібна інформаційна ємність, розрядність та типи сигналів шини адреси та шини даних, розподіл адресного простору, наявність сигналів керування та їхні рівні, довжина ліній проходження сигналів, інформаційна організація блока пам’яті, наявність блоків живлення – рівні напруг та величини електричних струмів, які вони забезпечують, тощо;

- часові характеристики сигналів керування: тривалість імпульсів керування, часові затримки між ними, співвідношення між перепадами цих сигналів;

- часові характеристики сигналів, які формуються блоком, що розробляється, їх співвідношення з внутрішніми і зовнішніми сигналами в МПС;

- електричні характеристики сигналів на виході блоку ЗП: рівні напруги, навантажувальна здатність виходів блока.

Головна задача, що при цьому вирішується – забезпечення необхідної інформаційної ємності і забезпечення розрядності сигналів даних. Розв’язання цієї задачі, в залежності від наявності мікросхем пам’яті може бути двох видів:

– у номенклатурі мікросхем пам’яті існує ВІС, яка відповідає завданню на інформаційну організацію блока і забезпечує відповідні часові характеристики. В цьому випадку мікросхема установлюється у МПС і виконується узгодження рівней сигналів керування або їх формування в разі необхідності. На цьому побудова блока пам’яті вважається закінченою;

– у номенклатурі мікросхем пам’яті не існує ВІС, яка відповідає завданню на організацію блока. В цьому випадку необхідно з наявних типів ВІС побудувати схему, що буде відповідати завданню. Ця задача має два варіанти: по-перше – у наявності є мікросхеми, що мають необхідну інформаційну ємність, але мають меншу розрядність даних; по-друге – у наявності можуть бути ВІС, які мають меншу інформаційну ємність, ніж задано, але забезпечують розрядність шини даних.

Побудова блоків пам’яті ПЗП і ОЗП відбувається аналогічно. Різниця між ними полягає лише у необхідності забезпечення і формування специфічних для кожного з них сигналів керування.

Розглянемо приклад побудови ПЗП для використання у МПС, яка має 24-розрядну шину адреси, 8-розрядну шину даних і на шині керування якої формуються сигнали:

- – з активним рівнем логічного 0, окремо для блока ПЗП;

- – сигнал керування процесом запису-зчитування, активний рівень логічного 0 має сигнал W.

інформаційна організація блока, що розробляється, становить 115 К × 8, у блоці пам’яті необхідно використовувати мікросхему РПЗП-УФ типу АМ 27 С 512, що має організацію 64 К × 8. Початкова адреса комірки пам’яті для блока – 000000 _В.

По-перше, визначимо кількість мікросхем для забезпечення необхідної організації

.

Якщо в результаті отримано дробове число, то його необхідно обов’язково заокруглити до більшого цілого числа. По-друге, визначимо останню адресу комірки пам’яті блока. Дві ВІС блока повинні працювати по-черзі, обробляючи кожен по 64 К інформації. У сумі обидві ВІС можуть обробити 128 К інформації, що буде відповідати 2¹⁷ = 131072 _D адресам. Якщо подати це число у шістнадцятьковій системі числення, то отримаємо число 1 FFFF_H, яке й буде останньою адресою блока. Це число більше ніж задане – 115 К, це означає, що останні комірки пам’яті блока ніколи використовуватись не будуть.

ВІС, яку необхідно використовувати, має такі виводи: шістнадцять адресних входів – A ₀... A ₁₅; вісім виходів даних – DO ₀... DO ₇; входи керування – , і . Таким чином, необхідно з’єднати 2 ВІС з шинами МПС і між собою так, щоб забезпечити чергування їхньої роботи в залежності від установлення адреси.

Схема блока наведена на рис. 5.5.

Таблиця істинності мікросхеми АМ 27 С 512 наведена у табл. 5.1.

 

Таблиця 5.1 – Таблиця істинності мікросхеми АМ 27 С 512

Назва сигналу, значення сигналу	Режим роботи
			A0...A15	DO
	X	X	X	z	Неактивна
		X	X	z	Неактивна
			X	z	Неактивна
			X	z	Зберігання
			A	D	Читання

 

Робота кожної з мікросхем відбувається відповідно до цієї таблиці за сигналами керування, що надходять від МПС. Робота блока відбувається в діапазоні адрес, який був визначений раніше. Якщо МПС формує адресу більшу ніж 01 FFFF_Н, то на виході 7-вхідного елемента АБО (елемент DD 1) формується сигнал логічної 1, який з’явиться на виході 2-вхідного елемента АБО (елемент DD 2) і переведе обидві мікросхеми ВІС до неактивного стану.

Вибір однієї з двох мікросхем ПЗП відбувається сигналом A ₁₆ (лінія 17 адресної шини). Якщо на цій лінії є сигнал логічного 0 адреси в діапазоні 000000 _Н – 00 FFFF_Н), то дозволяється робота мікросхеми DD 4 на вхід якої надходить сигнал логічного 0. Якщо діапазон адрес, який виставлено на шину адреси становить 010000 _Н – 01 FFFF_Н, то дозволяється зчитування з мікросхеми DD 5 на вхід якої надходить сигнал логічного 0 з виходу інвертора (елемент DD 3). Зчитування інформації відбувається сигналом , що надходить на входи обох мікросхем.

Розглянемо приклад побудування ПЗП для використання в МПС, яка має 24-розрядну шину адреси, 8-розрядну шину даних і на шині керування якої формуються сигнали:

- – з активним рівнем логічного 0, окремо для блока ПЗП;

- – сигнал керування процесом запису-зчитування, активний рівень логічного 0 має сигнал W.

Інформаційна організація блока, що розроблюється становить 64 К × 16, але розрядність шини даних становить 16 розрядів (слово). У блоці пам’яті необхідно використовувати мікросхему ОПЗП статичного типу АМ 21 С 512, що має організацію 64 К × 8. Початкова адреса комірки пам’яті для блока – 000000 _В.

Визначимо кількість мікросхем для забезпечення необхідної організації

 

.

 

Якщо у результаті отримано дробове число, то його необхідно заокруглювати обов’язково до більшого цілого числа.

Визначимо останню адресу комірки пам’яті блока. Тому що інформаційна ємність блока складає 64 К, то остання адреса буде 00 FFFF_{H .}

ВІС, яку необхідно використовувати має такі виводи: шістнадцять адресних входів – A ₀... A ₁₅; вісім входів/виходів даних – DІO ₀... DІO ₇; входи керування – , , і .

Для збільшення кількості розрядів шини даних слід з’єднати мікросхеми таким чином, щоб забезпечити їх одночасну роботі з однаковими адресами.

Схема блока наведена на рис. 5.6.

Робота мікросхем ОЗП відбувається згідно з таблицею істинності (табл. 5.2) відповідно до сигналів керування, що надходять від МПС. Обидві мікросхеми працюють одночасно (паралельно з сигналами адрес і сигналами керування).

 

 

 

 

 

Рисунок

5.5 – Блок ПЗП з організацією 128 К × 8

 

Рисунок 5.6 – Блок ОЗП з організацією 64 К × 16

 

Таблиця 5.2 – Таблиця істинності мікросхеми ОЗП типу АМ 21 С 512

Назва сигналу, значення сигналу	Режим роботи
				A 0 ...A 15	DІO 0 ...DІO 8
			X	X	z	Неактивний стан
			X	X	z	Неактивний стан
			X	X	z	Зберігання
				А	DІ	Запис вхідних даних
				А	DO	Зчитування даних

 

Контрольні питання:

1 Які головні задачі вирішуються при побудуванні пристроїв ЗП?

2 Як визначається кількість мікросхем пам’яті, які необхідно використовувати?

3 Як відбувається нарощування інформаційної ємності ЗП?

4 Яким чином проводиться збільшення кількості розрядів виводів введення-виведення даних?

 

Контрольні питання підвищеної складності:

1 Які типи ЗП входять до складу підсистеми пам’яті МПС?

2 В чому полягає адресний принцип звернення до підсистеми пам’яті МПС?

3 Скільки комірок пам’яті і скільки бітів інформації зберігається в цій комірці, якщо інформаційна організація блока пам’яті становить 16 К × 8?

4 Чим відрізняється стекова пам’ять, що організована програмно, від ОЗП МПС?

 

 

ІНТЕРФЕЙС

 

Організація інтерфейсів

 

Вхідний контроль:

1 Які вузли ПК слугують забезпеченню взаємодії між мікропроцесором, пам’яттю та периферійними пристроями?

2 Що таке АЦП?

3 Що таке ЦАП?

 

Інтерфейсом називається система шин, допоміжної апаратури і алгоритмів, реалізованих апаратно, призначених для організації обміну між мікропроцесором, пам’яттю та пристроями введення-виведення. До функцій інтерфейсу входить дешифрування адреси пристрою пам’яті або введення-виведення, а також зовнішнього пристрою, синхронізації обміну інформацією, узгодження форматів слів, електричне узгодження сигналів різних підсистем та вузлів МПС.

Складність задач, вирішуваних інтерфейсом, часто недостатня потужність буферних схем, які входять до складу самої ВІС МП, призводять до розподілу засобів інтерфейсу між різними пристроями:

1 Пристроями керування пам’яттю та введення-виведення.

2 Безпосередньо інтерфейсним пристроєм, який є проміжним ланцюгом між МП і пам’яттю та пристроями введення-виведення (системний інтерфейс).

3 Спеціалізованими пристроями керування (контролерами) введенням-виведенням, призначеними для реалізації алгоритмів керування, специфічних для різних пристроїв (клавіатури, магнітних дисків, моніторів тощо).

4 Контролерами для спряження за допомогою шин з периферійними пристроями (датчиками, виконавчими механізмами, комутаторами, АЦП, ЦАП).

Організація обміну між МП та пам’яттю або введенням-виведенням у простих випадках можлива на основі засобів, які є у самому МП. Ті функції, які не підтримуються апаратно мікропроцесором, реалізуються програмно.

Більш складні запам’ятовувальні пристрої та пристрої введення-виведення підключаються до МП через додаткові інтерфейсні пристрої, контролери, які виконуються у вигляді спеціальних ВІС, що входять до мікропроцесорного комплекту.

Керувальні сигнали МП повинні забезпечувати функціональну та часову взаємодію між МП, пам’яттю та введенням-виведенням у процесі обміну інформацією в основних режимах:

– для організації обміну з пам’яттю, крім адресних сигналів та сигналів даних повинні видаватись сигнали запису, читання, іноді сприйматися сигнал готовності ЗП;

– для програмного обміну даними, крім адресної інформації та самих даних, необхідні код вибирання пристрою введення-виведення, сигнали керування записом та читанням, повинні сприйматися сигнали готовності введення-виведення тощо;

– для організації прямого доступу до пам’яті (ПДП) повинні бути підключені шина адреси для передавання адреси пам’яті у контролер ПДП та керувальні сигнали: код вибирання пристрою введення-виведення, запити від цього пристрою, дозвіл на обмін даними;

– у процесі роботи МП виробляє сигнали стану (зупину, чекання роботи у ПДП тощо) та синхронізуючі сигнали для інших пристроїв;

– для обміну даними у режимі переривань необхідно видавати з мікропроцесора керувальні сигнали дозволу переривань, підтвердження переривань та отримувати при готовності пристрою введення-виведення сигнали запиту на переривання.

Область використання зумовлює кількість та склад потрібних пристроїв введення-виведення і каналів зв’язку в МПС. Відповідно до цього у підсистемі введення-виведення можна виділити два рівні спряження підсистеми з процесором та пам’яттю. На першому рівні пристрої введення-виведення самі або через контролери поєднуються з процесором і пам’яттю за допомогою системного інтерфейсу МПС, який об’єднує окремі підсистеми в єдину систему. На другому рівні спряження контролери через канали зв’язку поєднуються з відповідними зовнішніми, або периферійними, пристроями (ПП) мікропроцесорної системи.

Незважаючи на широке застосування системних інтерфейсів, можна виділити два способи звернення до пристроїв введення-виведення:

– з застосуванням спеціальних команд введення-виведення;

– за аналогією зі зверненням до комірок пам’яті за адресою.

У першому випадку адреса пристрою передається по тій самій шині адреси, що й адреси комірок пам’яті, і трактується як його номер тільки при формуванні спеціальних керувальних сигналів Введення або Виведення на пристрої введення-виведення, який ініціюється відповідними командами МП. Для синхронізації роботи процесора та контролерів, тобто з зазначенням моментів часу, які визначають готовність даних у пристрої введення для передачі їх у МП або підтверджуючих їх приймання при передаванні з МП у пристрій виведення, слугує сигнал Готовність, який надходить з пристроїв введення-виведення.

Для організації програмно-керованого обміну даними з пристроями введення-виведення (ПВВ-ПВИВ) на першому рівні (МП – контролер ПВВ-ПВИВ) достатньо простого набору сигналів (рис. 6.1).

На рис. 6.1, а показано використання керувальних сигналів при виконанні команд введення та виведення. Виконання операції введення починається з того, що МП виставляє на ША адресу ПВВ і сигналом Введення вказує на тип виконуваної операції. За сигналом Введення контролер ПВВ, який адресується, зчитує байт або слово даних з ПП, виставляє на лініях шини даних значення розрядів зчитаного слова та сигналом Готовність сповіщає про це МП. Прийнявши дане через контролер по ШД процесор знімає сигнали з ША та Введення. При виконанні операції виведення МП виставляє на ША адресу пристрою виведення, на ШД значення розрядів байта або слова, що виводиться, та сигналом Готовність сповіщає процесор, що дані прийняті і можна зняти інформацію з ША та сигнал Виведення.

 

 

Рисунок 6.1 – Порядок використання керувальних

сигналів при введенні-виведенні

 

При реалізації обміну за аналогією зі зверненням до пам’яті (рис. 6.1, б) використовуються тільки керувальні сигнали Запис у пам’ять та Читання з пам’яті, які використовуються при обміні МП з пам’яттю. Для адрес ПВВ та ПВИВ відводиться визначена частина адресного простору, де можна адресувати необхідну кількість пристроїв.

Спрощена схема організації інтерфейсу з пристроями введення-виведення, яка описана вище, справедлива для багатьох типів МП, на яких побудовані мікропроцесорні системи.

Слід зазначити, що при обміні інформацією МП з периферійним пристроєм слід перевіряти апаратно або програмно готовність його до обміну. Якщо у МПС є кілька ПП, то будують блок формування сигналу Готовність з мультиплексуванням цього сигналу від кількох ПП.

 

Контрольні питання:

1 Яку функцію виконують контролери переривань та ПДП у МПС?

2 Які дані треба повідомити контролеру ПДП при його програмуванні?

3 Яку функцію виконують керувальні сигнали МП при взаємодії з іншими підсистемами МПС?

 

Контрольні питання підвищеної складності:

1 Керувальний пристрій знаходиться на відстані 15 м від МПС; якого типу інтерфейс Ви рекомендуєте використати для його підключення?

2 Датчик параметрів стану процесу знаходиться на відстані 30 см від МПС; якого типу інтерфейс Ви рекомендуєте використати для його підключення?