Полный вычитатель. ❒Эксперимент 1: 1-битный полный вычитатель

❒ Эксперимент 1: 1-битный полный вычитатель

Полный вычитатель используют для многоколонного вычитания.

· Указание: При вычитании к значению вычитаемого числа (вычитаемое) прибавляется возможное заимствование (сигнал 1) и из уменьшаемого вычитается увеличенное таким образом вычитаемое.

Ход работы:

· 1-битный полный вычитатель можно без труда составить по тому же алгоритму, что и 1-битный полный сумматор. Дополните таблицу 6.2.5.1.

· Указание: E₁= заимствование из предшествующего разряда вычитания, E₂ = заимствование для следующего разряда.

· С помощью KV-диаграммы (рисунок 6.2.5.1) составьте минимизированное уравнение.

· Дополните схему, представленную на рисунке 6.2.5.3 и проверьте ее с помощью Digital Trainingssystem.

Вопрос 1: Сравните дедукцию схемы, представленной на рисунке 6.2.5.3, со схемой 1- битного полного сумматора.

Ответ:...............................................................

.............................................................

M	S	E₁	D	E₂

Таблица 6.2.5.1

Рисунок 6.2.5.3 Схема 1-битного полного вычитателя

❒ Эксперимент 2: Варианты схем 1-битного полного вычитателя

Если рассматривать образование разности с математической точки зрения, то существует еще два варианта схем с Digital Trainingssystem.

Запомни:

Сумма S + E₁ образуется с помощью полусумматора, а получившийся промежуточный итог позволяет получить разность с помощью полувычитателя.

Разность = Уменьшаемое – (вычитаемое + заимствование)

D = M - (S + E₁)

Ход работы:

· Из математических уравнений создайте первый вариант схемы и дополните рисунок 6.2.5.4.

· Из вышеупомянутого уравнения можно создать еще к вариант 1-битного полного вычитателя. Дополните рисунок 6.2.5.5 и обоснуйте ваше мнение.

Рисунок 6.2.5.41-ый вариант схемы

Обоснование:

.......................................................

Рисунок 6.2.5.5 2-ой вариант схемы