Общие особенности систем PDH

Наличие стандартных скоростей передачи и фиксированных коэффициентов мультиплексиро­вания дало возможность на практике не только отдельно использовать три схемы мультиплек­сирования: АС, ЯС и ЕС (СЕРТ или ETSI/CEPT), но и обеспечить их взаимодействие.

При формировании первичного уровня иерархии использовалась схема мультиплексирова­ния с байт-интерливингом (чередованием байтов). В результате этого сформированный фрейм СЕРТ (для АС это не так) имеет длину кратную байту.

Кроме того, при использовании каскадного мультиплексирования даже при достаточно же­сткой, но локальной, синхронизации входных потоков, подаваемых на мультиплексор от раз­ных абонентов (АТС) при приеме/передаче, приходится (для целей общей синхронизации циф­ровых потоков) выравнивать/синхронизировать цифровые потоки перед мультиплексировани­ем, вставляя выравнивающие биты (т.е. осуществляя так называемую процедуру стаффинга).

Это привело к тому, что формирование вторичных каналов (и далее) происходит по схеме мультиплексирования с бит-интерливингом (чередованием бит). Учитывая процедуру стаф­финга, становится невозможной идентификация каждого канала в общем потоке уже после второго уровня мультиплексирования.

С учетом добавленных бит в заголовках мультиплексор второго уровня, например, форми­рует выходной цифровой поток, имеющий фактическую скорость выше теоретически рассчи­танной. Так, для ЕС иерархии фактическая скорость на 2 уровне равна 8448 кбит/с, а не 4×2048=8192 кбит/с. Аналогично для 3 уровня фактическая скорость - 34,368 Мбит/с, а не 4×8448=33,792 Мбит/с, а для 4 уровня имеем 139,264 Мбит/с вместо 4×34368=137,472 Мбит/с. При этом, однако, относительная величина управляющего заголовка для PDI1 (так называемый overhead) относительно мала и уменьшается с ростом скорости с 6,67% до 1,46%.

Итак, на верхних уровнях иерархии используется внутренняя побитная синхронизация, при которой мультиплексор сам выравнивает скорости входных потоков, например, путем добав­ления выравнивающего бита в мультиплексируемые потоки. Благодаря этому на выходе муль­типлексора формируется синхронизированная цифровая последовательность.

Информация о вставленных битах передастся по каналам управления, формируемым в структуре фрейма в рамках общего потока управления. На каждом последующем уровне муль­типлексирования эта схема повторяется, добавляя новые выравнивающие биты. Эти биты за­тем удаляются/добавляются при демультиплексировании на приемной стороне для восстанов­ления исходной цифровой последовательности. Такой процесс передачи получил название плезиохронного (т.е. почти синхронного), а цифровые иерархии АС, ЕС и ЯС получили соот­ветственно название плезиохронных цифровых иерархий ПЦИ (PDH).

Формирование фреймов и мультифреймов и их выравнивание особенно важно для локали­зации на приемной стороне каждого фрейма, что позволяет, в свою очередь, получить инфор­мацию о сигнализации, аварийных ситуациях и" кодовых комбинациях CRC, позволяющих об­наруживать ошибки в принятых фреймах.

Рис.8-4. Схема мультиплексирования европейской системы PDH иерархии

В АС используется два уровня мультиплексирования: 1,5→6 и 6→45 и один дополнитель­ный: 45→140 для сопряжения с ЕС, в ЯС - три уровня: 1,5→6, 6→32 и 32→98 плюс один до­полнительный: 32→140 для сопряжения с ЕС. В ЕС используются три уровня мультиплекси­рования: 2→8, 8→34 и 34→ 140 плюс дополнительный: 140→565, см. рис.8-4.