Лекции.Орг
 

Категории:


Архитектурное бюро: Доминантами формообразования служат здесь в равной мере как контекст...


Макетные упражнения: Макет выполняется в масштабе 1:50, 1:100, 1:200 на подрамнике...


Универсальный восьмиосный полувагона: Передний упор отлит в одно целое с ударной розеткой. Концевая балка 2 сварная, коробчатого сечения. Она состоит из...

Шина данных. Разрядность шины



 

Шину данных образуют линии, служащие для передачи дан­ных между отдельными структурными группами ПК. Исходным пунктом линий данных является центральный процессор. Он оп­ределяет разрядность шины данных, т.е. число линий, по которым передаются данные. Чем выше разрядность шины данных, тем больший объем данных можно передать по ней за некоторый определенный промежуток времени и тем выше быстродействие компьютера.

В первых ПК использовался процессор Intel 8088. Этот 16-разрядный процессор имел всего лишь 8 внешних линий данных (этим объясняется его низкая стоимость). Для внутрен­них операций было задействовано 16 линий данных, благодаря чему процессор мог одновременно обрабатывать два восьмиразрядных числа. Но на внешнем уровне к нему присоединялась дешевая восьмиразрядная шина данных. Эти 8 ли­ний обеспечивали связь со всеми микросхемами на системной плате, выполняющими функции обработки данных, и всеми платами расширения, установленными в гнездах. Таким образом осуществлялась передача данных между платами расширения и процессором.

Современные процессоры допускают внешнее подключение большего числа линий данных: процессор 80286 - 16 линий дан­ных, процессоры 80386 DX и 80486 DX - 32 линии, а процессор Pentium - 64 линии данных.

 

Адресная шина. Разрядность шины

 

Другая группа линий образует адресную шину. Эта шина исполь­зуется для адресации. Каждая ячейка памяти и устройство ввода-вывода ком­пьютера имеет свой собственный адрес.

При считывании или записи данных процессор должен сообщать, по какому адресу он желает прочитать или записать данные, для чего необходимо указать этот адрес.

В отличие от шины данных шина адреса является одно­направленной.

Разрядность адресной шины определяет максимальное число адресов, по которым может обратиться процессор, т. е. число ли­ний в адресной шине показывает, каким объемом памяти может управлять процессор. Учитывая, что одна адресная линия обеспе­чивает представление одного разряда двоичного числа, формулу для максимального объема адресуемой памяти можно записать в следующем виде:

 

максимальное число адресов = 2n,

 

где n - разрядность адресной шины.

Процессор 8088 имел 20 адрес­ных линий, что в соответствии с приведенной формулой обеспе­чивало адресацию памяти объемом:

 

220 =1 048 576 байт = 1024 Кбайт = 1 Мбайт.

 

Это тот самый предельный объем памяти, который все еще имеет силу в операционной системе DOS.

Совсем иная ситуация с процессором 80286. Он имеет 24 ад­ресных линии и поэтому в состоянии управлять памятью объемом:

 

224= 16 777 216 байт =16 Мбайт.

 

Для обеспечения связи с микросхемами памяти число адрес­ных линий процессора должно равняться числу адресных линий на системной плате.

Процессоры 80386, 80486 и Pentium имеют 32 адресных ли­нии, что обеспечивает адресацию свыше 4 млрд. ячеек памяти. На системной плате с такими процессорами должно быть 32 линии, обеспечивающие обмен адресами между центральным процессо­ром и всеми важными периферийными микросхемами.

 

Шина управления

 

Линии шины управления на системной плате служат для управления различными компонен­тами ПК. По выполняемой ими функции их можно сравнить с переводной стрелкой на железнодорожных путях.

С помощью небольшого числа линий шина управления обеспе­чивает такое функционирование системы, чтобы в каждый данный момент времени только одна структурная единица ПК пересылала данные по шине данных или осуществляла адресацию памяти.

К шине может быть подключено много приемных устройств. Сочетание управляющих и адресных сигналов определяет, для кого именно предназначаются данные на шине. Управляющая логика возбуждает специальные стробирующие сигналы, чтобы указать получателю, когда ему следует принимать данные.

Управляющая логика активизирует в каждый конкретный момент только одно устройство, которое становиться ведущим. Когда устройство активизировано, оно помещает свои данные на шину. Все другие микросхемы в этот промежуток времени должны блокиро­ваться с помощью соответствующего сигнала на линии управле­ния.

 

Цикл шины

 

Микропроцессор взаимодействует с внешней средой с помощью шины адреса/данных/состояния и нескольких управляющих сигналов. Собственно взаимодействие заключается в выполнении одной из двух операций: МП либо выводит (записывает) данные, либо вводит (считывает) данные или команды. В каждой из этих операций процессор должен указывать то устройство, с которым он будет взаимодействовать; другими словами, процессор должен адресовать ячейку памяти либо порт ввода или вывода.

Для передачи данных или выборки команды процессор инициирует так называемый цикл шины. Кроме процессора, цикл шины могут инициировать и другие устройства, например, арифметический сопроцессор.

Цикл шины представляет собой последовательность событий, в течение которой процессор выдает адрес ячейки памяти или периферийного устройства, а затем формирует сигнал записи или считывания, а также выдает данные в операции записи. Выбранное устройство воспринимает данные с шины в цикле записи или помещает данные на шину в цикле считывания. По окончании цикла шины устройство фиксирует записываемые данные или снимает считываемые данные.

Рассмотрим цикл шины микропроцессора 8086, который имеет совмещенную 20-разрядную шину адреса/данных/состояния и шину управления (рис. 4).

 

 

Рис. 4. Шины микропроцессора 8086

 

Цикл шины микропроцессора 8086 состоит минимум из четырех тактов синхронизации, называемых также состояниями T, которые идентифицируются спадающим фронтом сигнала синхронизации CLC. В первом такте (T1) процессор выдает на шину адреса/данных/состояния AD20-AD0 адрес устройства, которое будет источником или получателем информации в текущем цикле шины. Во втором такте (T2) процессор снимает адрес с шины и либо переводит тристабильные буферы линий AD15-AD0 в высокоимпедансное состояние, подго­тавливая их к выводу информации в цикле считывания, либо выдает на них данные в цикле записи.

Управляющие сигналы, инициирующие считывание, запись или подтверждение прерываний, всегда выдаются в такте T2. В макси­мальной конфигурации системы сигнал записи формируется в такте T3, чтобы гарантировать стабилизацию сигналов данных до начала действия этого сигнала.

В такте T2 старшие четыре линии адреса/состояния переключаются с режима выдачи адреса на режим выдачи состояния. Сигналы состояния предназначены в основном для диагностических целей, например, идентифицируют сегментный регистр, который участвует в формировании адреса памяти.

В течение такта T3 процессор сохраняет информацию на линиях состояния. На шине данных в цикле записи сохраняются выводимые данные, а в цикле считывания производится опрос вводимых данных.

Тактом T4 заканчивается цикл шины. В этом такте снимаются все управляющие сигналы и выбранное устройство отключается от шины.

Таким образом, цикл шины для памяти или периферийного устройства представляет собой асинхронное действие. Устройство может управлять циклом шины только путем введения состояний ожидания.

Процессор выполняет цикл шины в том случае, когда ему необходимо осуществить запись или считывание информации. Если циклы шины не требуются, шинный интерфейс реализует холостые состояния Ti, в течение которых процессор сохраняет на линиях состояния сигналы состояния от предыдущего цикла шины.

 





Дата добавления: 2016-11-18; просмотров: 3358 | Нарушение авторских прав


Рекомендуемый контект:


Похожая информация:

  1. Аналоговые каналы передачи данных. Спектры сигналов. Виды модуляции. Модемы
  2. Глава 3. Психологическое измерение и статистический анализ экспериментальных данных.
  3. Графическое изображение статистических данных. Статистические карты и диаграммы
  4. Графическое представление данных. Электронные таблицы имеют развитые возможности представления данных в графическом виде.
  5. Группировка статистических данных.
  6. Классификация информационных систем. Модели данных.
  7. Комбинированный и множественный типы данных.
  8. Конструирование таблиц базы данных.
  9. Корпоративные информационные системы на примере SAP ERP. Общесистемные концепции основных данных.
  10. Кратко охарактеризуем специфические особенности некоторых психологических методов сбора эмпирических данных.
  11. Обработка полученных данных. Анкета учащимся по выявлению уровня самооценки
  12. Порядок выполнения работы и обработка экспериментальных данных.


Поиск на сайте:


© 2015-2019 lektsii.org - Контакты - Последнее добавление

Ген: 0.003 с.