Описание принципиальной схемы

КУРСОВАЯ РАБОТА

 

ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ УСТРОЙСТВ СИНХРОНИЗАЦИИ

 

 

Выполнила студентка гр. ТКд-31 Белякова К.С.

 

Проверил преподаватель Горохин В.Н.

 

 

Ульяновск 2008

ВВЕДЕНИЕ.

 

В последние годы количество цифровых систем управления и обработки информации постоянно увеличивается. В связи с этим постоянно поднимается вопрос о взаимной синхронизации отдельных узлов этих систем между собой и взаимной стыковки и синхронизации таких систем. В курсовой работе проводится разработка устройства синхронизации по условиям, приведенным в задании.

 

Задание на курсовую работу.

 

Задание к курсовой работе состоит из требований к выходным сигналам устройства, которые приведены в таблице

 

Таблица 1

Вых. cигналы	Тs (мкс)	Т (мкс)	Тn (мкс)	Актив. уров.
T1
T2
T3	2/3	2/3
STR1
STR2
STR3
F1
F2
F3

 

Приняты следующие условные обозначения:

Т1... ТЗ - выходные импульсы устройства

STR1... STR3 - выходные стробы устройства

F1... F3 - выходные частоты устройства

Т - длительность (мкс)

Ts - время задержки (мкс)

Tn - период повторения (мкс)

ВЫБОР ЧАСТОТЫ ТАКТОВОГО ГЕНЕРАТОРА

 

Согласно заданию период повторения выходных последовательностей равен 52 мкс. Задание включает в себя только целочисленные значения временных характеристик импульсов. Следовательно, необходимо будет использовать тактовый генератор частотой 1 МГц.

 

 

ОПИСАНИЕ ФУНКЦИОНАЛЬНОЙ СХЕМЫ

Схема устройства (рис.1) представляет собой счётчик 1 с коэффициентом пересчёта заданным дешифратором 2, при заполнении счётчика до N на выходе дешифратора появляется сигнал сброса счётчика RES, после чего цикл счёта повторяется.

Период счётчика равен произведению коэффициента пересчёта на период входных импульсов t. Сбрасывается в исходное состояние по сигналу с дешифратора через время равное nl*t, где n1 - количество тактов генератора, которые укладываются в длительности первого импульса. Сигнал Т2 активизируется через Ts/t входных импульсов, сбрасывается он через Ts+T/t тактов. Аналогично происходит с импульсами STR1, STR2, SТRЗ за исключением того, что выходной сигнал проинвертирован.

Рассмотрим несколько подробнее управление сигналом T3. При входном сигнале КОМ_ТЗ низкого уровня триггер T3 устанавливается через время задержки 2 мкс и сбрасывается через время 2 мкс, при установке сигнала ком_T3 в «1» этот триггер устанавливается через время задержки З мкс и сбрасывается через время З мкс.

Выходные последовательности F1, F2, FЗ получаются путём деления входной последовательности соответственно на 8, 16, 4.

Поскольку в задании особо не оговаривалось наличие специальных систем сброса по включению, они не предусмотрены.

Рис.1. Функциональная схема устройства синхронизацмм.

ОПИСАНИЕ ПРИНЦИПИАЛЬНОЙ СХЕМЫ

На ИМС DD2 собрана счётная линейка, по прошествии 52 мкс. От момента перехода счётчика через 0 в счётчике будет записано 52, что соответствует шестнадцатеричному 34. Дешифратор собран на ИМС DD3, DD4, каждая ИМС дешифрирует свою половину байта. Сигнал ТЗ управляется с помощью микросхемы DD16. На ИМС DD5, DD6, DD9 собран делитель для получения сигналов F1, F2, F3

ПРИЛОЖЕНИЕ 1