Структурная схема и состав УСД

Введение

Информационно-измерительные и управляющие цифровые микропроцессорные системы, к которым относиться проектируемое устройство сбора данных (УСД), предназначены для измерения, сбора обработки, хранения и отображения информации с реальных объектов. Такие системы используются практически во всех отраслях народного хозяйства для контроля и управления технологическими процессами, накопления статических данных. В радиотехнических системах и в технике связи УСД используются для обработки сигналов, функционального контроля каналов связи, диагностирования состояния аппаратуры. Первичная информация в УСД поступает, как правило, по каналам от датчиков в виде аналогового напряжения. В УСД информационные каналы опрашиваются. Поступающие из них мгновенные отсчеты сигналов преобразуются в цифровую форму и помещаются в оперативное запоминающее устройство (ОЗУ) с целью последующей их обработки.
Аппаратура УСД состоит из двух частей - операционного и управляющего устройств (ОУ и УУ). УУ является цифровым автоматом, который вырабатывает в некоторой временной последовательности управляющие сигналы. Существуют два принципиально разных подхода к проектированию микропрограммного автомата: использование принципа схемной логики и программной логики. В данном пособии приведены методические указания для проектирования УСД на принципах схемной логики. Проектирование цифрового автомата с использованием программируемой логики рассматривается в [1,2].

Задание

Спроектировать устройство сбора данных. Имеется F аналоговых информационных каналов. Необходимо, опрашивая их, получаемые из каналов аналоговые величины с помощью АЦП преобразовать в цифровую форму (в двоичные слова стандартной длины 1 байт=8 бит) и помешать в последовательные ячейки некоторой области ОЗУ, начиная с ячейки некоторой области ОЗУ, начиная с ячейки, имеющей адрес G.

Цифровая процессорная система, фрагментом которой является проектируемое УСД, в своем составе имеет ОЗУ емкостью Q с форматом адресного слова до двух байт в зависимости от 0.

Исходными данными для проектирования являются: количество опрашиваемых каналов F, емкость памяти O(тета), начальной адрес ячейки памяти G, двухразрядные коды состояний УУ-a0,a1,a2,a3, порядок опроса каналов. Варианты индивидуальных заданий приведены в табл.1. Порядок опроса каналов задается преподавателем

 

 

Таблица №1

№ варианта	F10	G16	O(тета)	A0	A1	A2	A3
			8192 x 8
		01E5	2048 x 8
			512 x 8
			32772 x 8
		01АЕ	8192 x 8
			2048 x 8
		00B8	512 x 8
		04A2	32772 x 8
			8192 x 8
			2048 x 8
			512 x 8
		02D1	32772 x 8
		012А	8192 x 8
		00A5	2048 x 8
			512 x 8
		0D0B	32772 x 8
		0CC3	8192 x 8
		026A	2048 x 8
		00B0	512 x 8
		30D1	32772 x 8
		01B7	8192 x 8
		00A1	2048 x 8
		003B	512 x 8
		0D06	32772 x 8
		04F6	8192 x 8
			2048 x 8
		003C	512 x 8
			32772 x 8

 

* Индексы при F и G обозначают системы счисления, в которых заданы эти данные.

 

Синхронизация работы процессорного устройства осуществляется от генератора тактовых импульсов (ГТИ). Частота синхроимпульсов f=500 кГЦ.

Требуется:

1. Исходя из задания разработать ОЗУ цифровой системы.

2. Разработать системы формирования адресов ячеек ОЗУ и номеров опрашиваемых каналов.

3. Реализовать УСД в виде процессорного устройства, построенного на принципах схемной логики, и привести его функциональную схему.

4. Синтезировать схему управляющего устройства.

5. Составить полную электрическую схему УДС.
6. Оценить быстродействие УСД.

Структурная схема и состав УСД

Структурная схема УСД приведена на рис.1 (смотри приложение в конце методических указаний). В состав УСД входят: Мультиплексор (MS): имеет F аналоговых входов и m управляющих (адресных) входов. При подаче на адресный вход двоичного числа-адреса - происходит подключение одного из аналоговых каналов, имеющие данный адрес, к тому MS. Число опрашиваемых аналоговых каналов связано с числом адресных входов k=2m.

АЦП: имеет 1 аналоговый вход и 8 выходов, по которым в двоичном параллельном коде выдается число, соответствующее уровню поданного на вход АЦП отсчета аналогового сигнала. Перед началом работы АЦП на него должен быть подан сигнал запуска.

АЦП выполняет преобразование за несколько тактов. После окончания преобразования АЦП выдает сигнал ОК(окончание преобразования) на устройство управления. Сигнал ОК - флаг(обозначает как Тфл), должен быть зафиксирован с помощью триггера до момента окончания записи данных опрашиваемого канала в ячейку памяти ОЗУ. MS и АЦП берутся как стандартные схемы с соответствующими характеристиками.

Устройство управления на некоторых тактовых интервалах с учетом осведомительных сигналов, поступающих от других устройств (в дальнейшем такие сигналы обозначаются буквой X;), формирует управляющие сигналы Yn, которые обеспечивают запуск других устройств и согласованную их работу. В ходе выполнения курсовой работы разрабатываются: ОЗУ, устройство выработки адреса памяти, устройство выработки адреса каналов, а также УУ.