В последние годы были разработаны структуры запоминающих полевых транзисторов с двойным затвором.
Встроенный в диэлектрик затвор используется для хранения заряда, определяющего состояние прибора, а внешний (обычный) затвор, управляемый разнополярными импульсами для ввода или удаления заряда на встроенном (внутреннем) затворе.
Это ячейки микросхем флэш-памяти.
МДП-структуры транзисторов для СБИС
Для реализации сверхбольших интегральных схем (СБИС) были созданы сверхминиатюрные полевые микротранзисторы.
Они делаются с применением нанотехнологий с геометрическим разрешением менее 100 нм. У таких приборов толщина подзатворного диэлектрика доходит до нескольких атомных слоев.
Используются различные, в том числе трехзатворные структуры. Приборы работают в микромощном режиме.
В современных микропроцессорах корпорации Intel число приборов составляет от десятков миллионов до единиц миллиардов.
Новейшие полевые микротранзисторы выполняются на напряженном кремнии, имеют металлический затвор и используют новый запатентованный материал для подзатворного диэлектрика на основе соединений гафния.
" напряженный кремний " (strained silicon) - специалисты корпорации Intel предложили способ растянуть кристаллическую решетку транзистора, тем самым увеличить расстояние между атомами, а значит, и облегчить прохождение носителей заряда (технология дает 20-30%-ный выигрыш)
Условие масштабирования
Последнее являяется открытием Роберта Деннарда (Robert Dennard) из IBM и называется условием масштабирования MOSFET.
Если удерживать постоянное значение напряженности электрического поля при уменьшении размеров MOSFET, то параметры производительности улучшаются.
Например: если сократить длину затвора в n раз и одновременно во столько же раз понизить рабочее напряжение (значение напряженности при этом не изменится), время задержки логического элемента также уменьшится в n раз.
Отсюда - жесткая зависимость размеров элементов интегральных микросхем и их производительности.
Для минимизации размеров транзисторов необходимо также соответственно масштабировать и другие элементы прибора.
Уменьшение длины затвора требует более тонких боковых стенок, менее глубоких истоковых и стоковых переходов и более тонкого диэлектрика затвора (двуокиси кремния).
При технологических нормах 90 нм его толщина достигает 1,2 нм, что составляет всего 5 атомных слоев. Если и дальше уменьшать толщину слоя диэлектрика, его изоляционные свойства значительно ухудшаются и ток утечки, которым можно пренебречь при больших габаритах элементов транзистора, становится недопустимо большим.
Дальнейшая миниатюризация элементов микроэлектроники превращается в трудную задачу.
С точки зрения физики это вызвано прямой зависимостью электрической емкости пленки диэлектрика затвора от диэлектрической постоянной k материала, из которого он выполнен.
Желательно повысить k - диэлектрика. Для двуокиси кремния k= 3,9.
Используя другой материал с более высоким значением k, можно достичь при более толстой пленке, той же емкости на единицу площади и тем самым снизить ток утечки.
Эффективным оказалось сочетание диэлектрической пленки с высоким значением k (десятки) и металлического затвора (high-k/metal-gate).
Такой подход удалось успешно реализовать в Intel, применив новый сплав для изготовления затвора, они продемонстрировали высокопроизводительные МОП-транзисторы со стеками high-k/metal-gate, что позволило осуществить переход на технологические нормы 45 нм.
1979 -3000 нм
….
2007 -45 нм
2009 - 32 нм
2010 - 28 нм
2011 - 22 нм
2015 - 14 нм
Основа 32-28нм технологии - транзисторы с диэлектриками high-k и металлическими затворами второго поколения, в которых реализовано множество усовершенствований по сравнению с первым поколением подобных устройств.
Эквивалентная толщина оксидного слоя диэлектриков high-k уменьшилась с 1,0 нм (45-нм процесс) до 0,9 нм (32-нм процесс), при этом длина затвора сократилась до 30 нм. Шаг затвора транзистора продолжает уменьшаться в 0,7 раза каждые два года.
