RS-триггеры
RS-триггер получил название по названию своих входов. Вход S (Set – установить англ.) позволяет устанавливать выход триггера Q в единичное состояние. Вход R (Reset – сбросить англ.) позволяет сбрасывать выход триггера Q (Quit – выход англ.) в нулевое состояние.
Для реализации RS-триггера воспользуемся логическими элементами “2И-НЕ”. Его принципиальная схема приведена на рисунке 2.
Рисунок 2. Схема простейшего триггера на схемах "И". Входы R и S инверсные (активный уровень'0').
Рассмотрим работу изображенной на рисунке 2 схемы подробнее. Пусть на входы R и S подаются единичные потенциалы. Если на выходе верхнего логического элемента “2И-НЕ” Q присутствует логический ноль, то на выходе нижнего логического элемента “2И-НЕ” появится логическая единица. Эта единица подтвердит логический ноль на выходе Q. Если на выходе верхнего логического элемента “2И-НЕ” Q первоначально присутствует логическая единица, то на выходе нижнего логического элемента “2И-НЕ” появится логический ноль. Этот ноль подтвердит логическую единицу на выходе Q. То есть при единичных входных уровнях схема RS-триггера работает точно так же как и схема на инверторах.
Подадим на вход S нулевой потенциал. Согласно таблице истинности логического элемента “И-НЕ” на выходе Q появится единичный потенциал. Это приведёт к появлению на инверсном выходе триггера нулевого потенциала. Теперь, даже если снять нулевой потенциал с входа S, на выходе триггера останется единичный потенциал. То есть мы записали в триггер логическую единицу.
Точно так же можно записать в триггер и логический ноль. Для этого следует воспользоваться входом R. Так как активный уровень на входах оказался нулевым, то эти входы - инверсные. Составим таблицу истинности RS-триггера. Входы R и S в этой таблице будем использовать прямые, то есть запись нуля, и запись единицы будут осуществляться единичными потенциалами (таблица 1).
Таблица 1. Таблица истинности RS-триггера.
| R | S | Q(t) | Q(t+1) | Пояснения |
| Режим хранения информации R=S=0 | ||||
| Режим установки единицы S=1 | ||||
| Режим записи нуля R=1 | ||||
| * | R=S=1 запрещенная комбинация | |||
| * |
RS-триггер можно построить и на логических элементах "ИЛИ". Схема RS-триггера, построенного на логических элементах "ИЛИ" приведена на рисунке 3. Единственное отличие в работе этой схемы будет заключаться в том, что сброс и установка триггера будет производиться единичными логическими уровнями. Эти особенности связаны с принципами работы инверсной логики, которые рассматривались ранее.
Рисунок 3. Схема простейшего триггера на схемах "ИЛИ". Входы R и S прямые (активный уровень '1').
Так как RS-триггер при построении его на логических элементах “И” и “ИЛИ” работает одинаково, то его изображение на принципиальных схемах тоже одинаково. Условно-графическое изображение RS-триггера на принципиальных схемах приведено на рисунке 4.
Рисунок 4. Условно-графическое обозначение RS-триггера.
Синхронные RS-триггеры.
Схема RS-триггера позволяет запоминать состояние логической схемы, но так как в начальный момент времени может возникать переходный процесс (в цифровых схемах этот процесс называется опасные гонки), то запоминать состояния логической схемы нужно только в определённые моменты времени, когда все переходные процессы закончены.
Это означает, что большинство цифровых схем требуют сигнала синхронизации (тактового сигнала). Все переходные процессы в комбинационной логической схеме должны закончиться за время периода синхросигнала, подаваемого на входы триггеров. Триггеры, запоминающие входные сигналы только в момент времени, определяемый сигналом синхронизации, называются синхронными. Для того чтобы отличать от них рассмотренные ранее варианты (RS-триггер и триггер Шмитта) эти триггеры получили название асинхронных.
Формировать синхронизирующие сигналы с различной частотой и скважностью при помощи генераторов и одновибраторов мы уже научились в предыдущих главах. Теперь научимся записывать в триггеры входные логические сигналы только при наличии разрешающего сигнала.
Для этого нам потребуется схема, пропускающая входные сигналы только при наличии синхронизирующего сигнала. Такую схему мы уже использовали при построении схем мультиплексоров и демультиплексоров. Это логический элемент “И”. Триггеры, записывающие сигналы только при наличии синхронизирующего сигнала называются синхронными. Принципиальная схема синхронного RS-триггера приведена на рисунке 5.
Для таких цифровых схем требуются синхронные триггеры. Схема синхронного триггера приведена на рисунке 4, а обозначение на принципиальных схемах на рисунке 5.
Рисунок 5. Схема синхронного RS-триггера, построенного на элементах "И".
В таблице 2 приведена таблица истинности синхронного RS-триггера. В этой таблице символ x означает, что значения логических уровней на данном входе не важны. Они не влияют на работу триггера.
Таблица 2. Таблица истинности синхронного RS-триггера.
| С | R | S | Q(t) | Q(t+1) | Пояснения |
| x | x | Режим хранения информации | |||
| x | x | ||||
| Режим хранения информации | |||||
| Режим установки единицы S=1 | |||||
| Режим записи нуля R=1 | |||||
| * | R=S=1 запрещенная комбинация | ||||
| * |
Как мы уже показали в предыдущей главе, RS-триггеры могут быть реализованы на различных элементах. При этом логика их работы не изменяется. В то же самое время триггеры часто выпускаются в виде готовых микросхем (или реализуются внутри БИС в виде готовых модулей), поэтому на принципиальных схемах синхронные триггеры обычно изображаются в виде условно-графических обозначений. Условно-графическое обозначение синхронного RS-триггера приведено на рисунке 6.
Рисунок 6. Условно-графическое обозначение синхронного RS-триггера.
D-триггеры
В RS-триггерах для записи логического нуля и логической единицы требуются разные входы, что не всегда удобно. При записи и хранении данных один бит может принимать значение, как нуля, так и единицы. Для его передачи достаточно одного провода. Как мы уже видели ранее, сигналы установки и сброса триггера не могут появляться одновременно, поэтому можно объединить эти входы при помощи инвертора, как показано на рисунке 1.
Рисунок 1. Схема D-триггера (защелки)
Такой триггер получил название D-триггер. Название происходит от английского слова delay - задержка. Конкретное значение задержки определяется частотой следования импульсов синхронизации. Условно-графическое обозначение D-триггера на принципиальных схемах приведено на рисунке 2.
Рисунок 2. Условно-графическое обозначение D-триггера (защелки)
Таблица истинности D-триггера достаточно проста, она приведена в таблице 1. Как видно из этой таблицы, этот триггер способен запоминать по синхросигналу и хранить один бит информации.
Таблица 1. Таблица истинности D-триггера
| С | D | Q(t) | Q(t+1) | Пояснения |
| x | Режим хранения информации | |||
| x | ||||
| x | Режим записи информации | |||
| x |
Нужно отметить, что отдельный инвертор при реализации триггера на ТТЛ элементах не нужен, так как самый распространённый элемент ТТЛ логики - это "2И-НЕ". Принципиальная схема D-триггера на элементах 2И-НЕ” приведена на рисунке 9.
Ещё проще реализуется D-триггер на КМОП логических элементах. В КМОП микросхемах вместо логических элементов “И” используются обычные транзисторные ключи. Схема D-триггера приведена на рисунке 10.
Рисунок 10. Схема D-триггера, реализованная на КМОП элементах
При подаче высокого уровня синхросигнала C транзистор VT1 открывается и обеспечивает передачу сигнала с входа D на инверсный выход Q через инвертор D1. Транзистор VT2 при этом закрыт и отключает второй инвертор, собранный на транзисторах VT2 и VT3. При подаче низкого потенциала на вход C включается второй инвертор, который вместе с инвертором D1 и образует триггер.
Во всех рассмотренных ранее схемах синхронных триггеров синхросигнал работает по уровню, поэтому триггеры называются триггерами, работающими по уровню. Ещё одно название таких триггеров, пришедшее из иностранной литературы - триггеры-защёлки. Легче всего объяснить появление этого названия по временной диаграмме, приведенной на рисунке 11.
Рисунок 11. Временная диаграмма D-триггера (защелки)
По этой временной диаграмме видно, что триггер-защелка хранит данные на выходе только при нулевом уровне на входе синхронизации. Если же на вход синхронизации подать активный высокий уровень, то напряжение на выходе триггера будет повторять напряжение, подаваемое на вход этого триггера.
Входное напряжение запоминается только в момент изменения уровня напряжения на входе синхронизации C с высокого уровня на низкий уровень. Входные данные как бы "защелкиваются" в этот момент, отсюда и название – триггер-защелка.
Принципиально в этой схеме входной переходной процесс может беспрепятственно проходить на выход триггера. Поэтому там, где это важно, необходимо сокращать длительность импульса синхронизации до минимума. Чтобы преодолеть такое ограничение были разработаны триггеры, работающие по фронту.
Явление метастабильности.
До сих пор мы предполагали, что сигнал на входе триггера может принимать только два состояния: логический ноль и логическая единица. Однако синхроимпульс может прийти в любой момент времени, в том числе и в момент смены состояния сигнала на входе триггера.
Если синхросигнал попадёт точно на момент перехода входным сигналом порогового уровня, то триггер на некоторое время может попасть в неустойчивое метастабильное состояние, при котором напряжение на его выходе будет находиться между уровнем логического нуля и логической единицы. Это может привести к нарушению правильной работы цифрового устройства.
Состояние метастабильности триггера подобно неустойчивому состоянию шарика, находящегося на вершине конического холма. Такая ситуация иллюстрируется рисунком 1. Обычно триггер не может долго находиться в состоянии метастабильности и быстро возвращается в одно из стабильных состояний. Время нахождения в метастабильном состоянии зависит от уровня шумов схемы и использованной технологии изготовления микросхем.
Рисунок 1. Иллюстрация явления метастабильности.
Временные параметры триггера в момент возникновения состояния метастабильности и выхода из этого состояния приведены на рисунке 2. Время tSU (register setup time or tSU) на этом рисунке это минимальное время перед синхроимпульсом, в течение которого логический уровень сигнала должен оставаться стабильным для того, чтобы избежать метастабильности выхода триггера. Время tH (register hold time or tH) это минимально необходимое время удержания стабильного сигнала на входе триггера для того, чтобы избежать метастабильности его выхода. Время состояния метатастабильности случайно и зависит от многих параметров. На рисунке 2 оно обозначено tMET.
Рисунок 2. Иллюстрация явления метастабильности.
Вероятность того, что время метастабильности превысит заданную величину, экспоненциально уменьшается с ростом времени, в течение которого выход триггера находится в метастабильном состояние.
где t – это коэффициент обратно пропорциональный коэффициенту усиления и полосе пропускания элементов, входящих в состав триггера.
Склонность триггеров к метастабильности обычно оценивается величиной, обратной скорости отказов. Это значение выражается как интервал времени между отказами. Его можно определить по формуле:
Для того чтобы можно было оценить эту величину, приведём таблицу для двух микросхем. Последняя строчка этой таблицы эквивалентна времени метастабильности tMET = 5 нс.
Таблица 3. Сравнительные характеристики КМОП и Bi-КМОП триггеров
| Условия измерения | SN74ACT | SN74ABT |
| fc = 33МГц, fd = 8МГц | 8400 лет | 8.1*109 лет |
| fc = 40МГц, fd = 10МГц | 92 дня | 1400 лет |
| fc = 50МГц, fd = 12МГц | - | 2 часа |
Метастабильное состояние не всегда приводит к неправильной работе цифрового устройства. Если время ожидания устройства после прихода импульса синхронизации достаточно велико, то триггер может успеть перейти в устойчивое состояние, и мы даже ничего не заметим. То есть если мы будем учитывать время метастабильности tmet то метастабильность никак не скажется на работе остальной цифровой схемы.
Если же это время будет неприемлемым для работы схемы, то можно поставить два триггера последовательно, как это показано на рисунке 3. Это снизит вероятность возникновения метастабильного состояния.
Рисунок 3. Схема снижения вероятности возникновения метастабильного состояния на выходе триггера.
Для сравнения приведем MBTF для новой схемы. Сравнение производится тех же самых микросхем, что и в предыдущем примере. Время метастабильности tMET = 5 нс для 50МГц, tMET = 5 нс для 67МГц, tMET = 5 нс для 80МГц.
Таблица 4. Сравнительные характеристики КМОП и Bi-КМОП триггеров
| Условия измерения | SN74ACT | SN74ABT |
| fc = 33МГц, fd = 8МГц | 2.62*1028 лет | 4.77*1047 лет |
| fc = 40МГц, fd = 10МГц | 3,56*1019 дня | 2.18*1034 лет |
| fc = 50МГц, fd = 12МГц | 4.9*1010 | 1*1021 лет |
| fc = 67МГц, fd = 16МГц | 417 лет | 1.28*109 лет |
| fc = 80МГц, fd = 20МГц | - | 2900 лет |
D-триггеры, работающие по фронту.
Фронт сигнала синхронизации, в отличие от высокого (или низкого) потенциала, не может длиться продолжительное время. В идеале длительность фронта равна нулю. Поэтому в триггере, запоминающем входную информацию по фронту не нужно предъявлять требования к длительности тактового сигнала.
Триггер, запоминающий входную информацию по фронту, может быть построен из двух триггеров, работающих по потенциалу. Сигнал синхронизации будем подавать на эти триггеры в противофазе. Схема такого триггера приведена на рисунке 12.
Рисунок 12. Схема D-триггера, работающего по фронту
Рассмотрим работу схемы триггера, приведенной на рисунке 12 подробнее. Для этого воспользуемся временными диаграммами, показанными на рисунке 13. На этих временных диаграммах обозначение Q΄ соответствует сигналу на выходе первого триггера. Так как на вход синхронизации второго триггера тактовый сигнал поступает через инвертор, то когда первый триггер находится в режиме хранения, второй триггер пропускает сигнал на выход схемы. И наоборот, когда первый триггер пропускает сигнал с входа схемы на свой выход, второй триггер находится в режиме хранения.
Рисунок 13. Временные диаграммы D-триггера.
Обратите внимание, что сигнал на выходе всей схемы в целом не зависит от сигнала на входе "D" схемы. Если первый триггер пропускает сигнал данных со своего входа на выход, то второй триггер в это время находится в режиме хранения и поддерживает на выходе предыдущее значение сигнала, то есть сигнал на выходе схемы тоже не может измениться.
В результате проведённого анализа временных диаграмм мы определили, что сигнал в схеме, приведенной на рисунке 12 запоминается только в момент изменения сигнала на синхронизирующем входе "C" с единичного потенциала на нулевой.
Динамические D-триггеры выпускаются в виде готовых микросхем или входят в виде готовых блоков в составе больших интегральных схем, таких как базовый матричный кристалл (БМК) или программируемых логических интегральных схем (ПЛИС).
Условно-графическое обозначение D-триггера, запоминающего информацию по фронту тактового сигнала, приведено на рисунке 12.
Рисунок 14. Условно-графическое обозначение D-триггера.
То, что триггер запоминает входной сигнал по фронту, отображается на условно-графическом обозначении треугольником, изображённым на выводе входа синхронизации. То, что внутри этого триггера находится два триггера, отображается в среднем поле условно-графического изображения двойной буквой T.
Иногда при изображении динамического входа указывают, по какому фронту триггер (или триггеры) изменяет своё состояние. В этом случае используется обозначение входа, как это показано на рисунке 15.
Рисунок 8.18. Обозначение динамических входов
На рисунке 8.18 а обозначен динамический вход, работающий по переднему (нарастающему) фронту сигнала. На рисунке 8.18 б обозначен динамический вход, работающий по заднему (спадающему) фронту сигнала.
Промышленностью выпускаются готовые микросхемы, содержащие динамические триггеры. В качестве примера можно назвать микросхему 1533ТМ2. В этой микросхеме содержится сразу два динамических триггера. Они изменяют своё состояние по переднему фронту сигнала синхронизации.
T-триггеры
Т-триггер – это счетный триггер. У Т-триггера имеется только один вход. После поступления на этот вход импульса, состояние Т-триггера меняется на прямо противоположное. Счётным он называется потому, что он как бы подсчитывает количество импульсов, поступивших на его вход. Жаль только, что считать этот триггер умеет только до одного. При поступлении второго импульса T-триггер снова сбрасывается в исходное состояние.
Т-триггеры строятся только на базе двухступенчатых триггеров, подобных рассмотренному ранее D-триггеру. Использование двух триггеров позволяет избежать самовозбуждения схемы, так как счетные триггеры строятся при помощи схем с обратной связью
Т-триггер можно синтезировать из любого двухступенчатого триггера. Рассмотрим пример синтеза Т-триггера из динамического D-триггера. Для того чтобы превратить D-триггер в счётный, необходимо ввести цепь обратной связи с инверсного выхода этого триггера на вход, как показано на рисунке 1.
Рисунок 1. Схема T-триггера, построенная на основе D-триггера.
Временная диаграмма T-триггера приведена на рисунке 2. При построении этой временной диаграммы был использован триггер, работающий по заднему фронту синхронизирующего сигнала.
Рисунок 2. Временные диаграммы T-триггера.
Т-триггеры используются при построении схем различных счётчиков, поэтому в составе БИС различного назначения обычно есть готовые модули этих триггеров. Условно-графическое обозначение T-триггера приведено на рисунке 3.
Рисунок 3. Условно-графическое обозначение T-триггера.
JK-триггеры
Прежде чем начать изучение JK-триггера, вспомним принципы работы RS-триггера. Напомню, что в этом триггере есть запрещённые комбинации входных сигналов. Одновременная подача единичных сигналов на входы R и S запрещены. Очень хотелось бы избавиться от этой неприятной ситуации.
Таблица истинности JK-триггера практически совпадает с таблицей истинности синхронного RS-триггера. Для того чтобы исключить запрещённое состояние, схема триггера изменена таким образом, что при подаче двух единиц JK-триггер превращается в счётный триггер. Это означает, что при подаче на тактовый вход C импульсов JK-триггер изменяет своё состояние на противоположное. Таблица истинности JK-триггера приведена в таблице 1.
Таблица 1. Таблица истинности JK-триггера.
| С | K | J | Q(t) | Q(t+1) | Пояснения |
| x | x | Режим хранения информации | |||
| x | x | ||||
| Режим хранения информации | |||||
| Режим установки единицы J=1 | |||||
| Режим записи нуля K=1 | |||||
| K=J=1 счетный режим триггера | |||||
Один из вариантов внутренней схемы JK-триггера приведен на рисунке 1.
Рисунок 1. Внутренняя схема JK-триггера.
Для реализации счетного режима в схеме, приведенной на рисунке 8.22, введена перекрестная обратная связь с выходов второго триггера на входы R и S первого триггера. Благодаря этой обратной связи на входах R и S никогда не может возникнуть запрещенная комбинация.
Приводить временные диаграммы работы JK-триггера не имеет смысла, так как они совпадают с приведёнными ранее диаграммами RS- и T-триггера. Условно-графическое обозначение JK-триггера приведено на рисунке 2.
Рисунок 2. Условно-графическое обозначение JK-триггера.
На этом рисунке приведено обозначение типовой цифровой микросхемы JK-триггера, выполненной по ТТЛ технологии. В промышленно выпускающихся микросхемах обычно кроме входов JK-триггера реализуются входы RS-триггера, которые позволяют устанавливать триггер в заранее определённое исходное состояние.
В названиях отечественных микросхем для обозначения JK-триггера присутствуют буквы ТВ. Например, микросхема К1554ТВ9 содержит в одном корпусе два JK-триггера. В качестве примеров иностранных микросхем, содержащих JK-триггеры можно назвать такие микросхемы, как 74HCT73 или 74ACT109.
Так как JK-триггер является универсальной схемой, то рассмотрим несколько примеров использования этого триггера. Начнем с примера использования JK-триггера в качестве обнаружителя коротких импульсов.
Рисунок 3. Схема обнаружения короткого импульса.
В данной схеме при поступлении на вход “C” импульса триггер переходит в единичное состояние, которое затем может быть обнаружено последующей схемой (например, микропроцессором). Для того, чтобы привести схему в исходное состояние, необходимо подать на вход R уровень логического нуля.
Теперь рассмотрим пример построения на JK-триггере ждущего мультивибратора. Один из вариантов подобной схемы приведен на рисунке 4.
Рисунок 4. Схема ждущего мультивибратора.
Схема работает подобно предыдущей схеме. Длительность выходного импульса определяется постоянной времени RC цепочки. Диод VD1 предназначен для быстрого восстановления исходного состояния схемы (разряда емкости C). Если быстрое восстановление схемы не требуется, например, когда длительность выходных импульсов гарантированно меньше половины периода следования входных импульсов, то диод VD1 можно исключить из схемы ждущего мультивибратора.
В качестве последнего примера применения универсального JK-триггера, рассмотрим схему счетного T-триггера. Схема счетного триггера приведена на рисунке 5.
Рисунок 5. Схема счетного триггера, построенного на JK-триггере.
В схеме, приведенной на рисунке 5, для реализации счетного режима работы триггера на входы J и K подаются уровни логической единицы.
Регистры
Регистром называется последовательное или параллельное соединение триггеров. Регистры обычно строятся на основе D триггеров. При этом для построения регистров могут использоваться как динамические D триггеры, так и статические триггеры.
Параллельные регистры
Параллельный регистр служит для запоминания многоразрядного двоичного (или недвоичного) слова. Количество триггеров, входящее в состав параллельного регистра определяет его разрядность. Схема четырёхразрядного параллельного регистра приведена на рисунке 1, а его условно-графическое обозначение - на рисунке 2.
Рисунок 1. Схема параллельного регистра.
В условно-графическом обозначении возле каждого входа D указывается степень двоичного разряда, который должен быть запомнен в этом триггере регистра. Точно таким же образом обозначаются и выходы регистра. То, что микросхема является регистром, указывается в центральном поле условно-графического обозначения символами RG.
В приведённом на рисунке 2 условно-графическом обозначении параллельного регистра инверсные выходы триггеров не показаны. В микросхемах регистров инверсные выходы триггеров часто не выводятся наружу для экономии количества выводов корпуса.
Рисунок 2. Условно-графическое обозначение параллельного регистра.
При записи информации в параллельный регистр все биты (двоичные разряды) должны быть записаны одновременно. Поэтому все тактовые входы триггеров, входящих в состав регистра, объединяются параллельно. Для уменьшения входного тока вывода синхронизации C на этом входе в качестве усилителя часто ставится инвертор.
Следует помнить, что назначение разрядов является условным. Если по каким либо причинам (например, с точки зрения разводки печатной платы) удобно изменить нумерацию разрядов, то это можно свободно сделать. При перенумерации входов регистров нужно не забывать, точно таким же образом, изменить номера выходов параллельного регистра.
Для реализации параллельного регистра можно использовать как триггеры с статическим, так и с динамическим входом синхронизации. В переводной литературе при использовании для построения параллельного регистра триггеров-защелок этот регистр, в свою очередь, называют регистром-защелкой.
При использовании регистров со статическим входом тактирования следует соблюдать осторожность, так как при единичном потенциале на входе синхронизации C. сигналы с входов регистра будут свободно проходить на его выходы. В таких случаях обычно используется двухтактная синхронизация, подобная рассмотренной в главе, посвященной использованию одновибраторов.
Промышленностью выпускаются четырёхразрядные и восьмиразрядные микросхемы параллельных регистров. Для построения восьмиразрядных микросхем обычно используются регистры со статическим входом синхронизации. В качестве примера можно назвать микросхемы К580ИР22 и 1533ИР33 (иностранный аналог 74ACT573).
При решении практических задач часто требуется разрядность параллельных регистров большая восьми. В таком случае можно увеличивать разрядность регистров параллельным соединением готовых микросхем. Принципиальная схема параллельного соединения четырёх регистров приведена на рисунке 3.
Рисунок 3. Увеличение разрядности параллельного регистра.
Последовательные регистры
Кроме параллельного соединения триггеров для построения регистров используются последовательное соединение этих элементов.
Последовательный регистр (регистр сдвига) обычно служит для преобразования последовательного кода в параллельный и наоборот. Применение последовательного кода связано с необходимостью передачи большого количества двоичной информации по ограниченному количеству соединительных линий. При параллельной передаче разрядов требуется большое количество соединительных проводников. Если двоичные разряды последовательно бит за битом передавать по одному проводнику, то можно значительно сократить размеры соединительных линий на плате (и размеры корпусов микросхем).
Принципиальная схема последовательного регистра, собранного на основе D‑триггеров и позволяющего осуществить преобразование последовательного кода в параллельный, приведена на рисунке 3.
Рисунок 3. Схема последовательного регистра.
В этом регистре триггеры соединены последовательно, то есть выход первого соединён с входом второго и т.д. Условно-графическое изображение рассмотренного последовательного регистра приведено на рисунке 4.
Рисунок 4. Обозначение последовательного регистра на принципиальных схемах.
Входы синхронизации в последовательных регистрах, как и в параллельных, объединяются. Это обеспечивает одновременность смены состояния всех триггеров, входящих в состав последовательного регистра.
Преобразование последовательного кода в параллельный производится следующим образом. Отдельные биты двоичной информации последовательно подаются на вход D0. Каждый бит сопровождается отдельным тактовым импульсом, который поступает на вход синхронизации C.
После поступления первого тактового импульса логический уровень, присутствующий на входе D0, запоминается в первом триггере и поступает на его выход, а так как он соединён с входом второго триггера, то и на его вход.
После поступления второго тактового импульса логический уровень, присутствующий на входе второго триггера, запоминается в нем и поступает на его выход, а так как он соединён с входом третьего триггера, то и на его вход. Одновременно следующий бит запоминается в первом триггере.
После поступления четвертого тактового импульса в триггерах регистра будут записаны уровни бит, которые последовательно присутствовали на входе D0. Теперь этими битами можно воспользоваться, например, для отображения на индикаторах.
Пусть на вход регистра поступает сигнал, временная диаграмма которого изображена на рисунке 5, тогда состояние выходов этого регистра будет последовательно принимать значения, записанные в таблице 4.
Рисунок 5. Временная диаграмма работы сдвигового регистра.
На рисунке 5 вместе с логическими уровнями записываются значения бит, которые передаются по соединительной линии или присутствуют на выходах сдвигового регистра.
| № такта | ||||
| Q0 | ||||
| Q1 | X | |||
| Q2 | X | X | ||
| Q3 | X | X | X |
Универсальные регистры
Регистры сдвига выполняют обычно как универсальные последовательно-параллельные микросхемы. Это связано с необходимостью записи в регистр параллельного двоичного кода при преобразовании параллельного кода в последовательный.
Переключение регистра из параллельного режима работы в последовательный и наоборот осуществляется при помощи мультиплексора (коммутатора). Использование коммутатора позволяет входы триггеров регистра либо подключать к внешним выводам микросхемы, либо подключать к выходу предыдущего триггера.
Напомню, что двухвходовый мультиплексор можно реализовать при помощи логических элементов “2И-2ИЛИ”. Элементы “И” при этом работают в качестве электронных ключей, а элементы “ИЛИ” объединяют их выходы.
Схема универсального регистра с использованием коммутаторов на логических элементах “2И-2ИЛИ” приведена на рисунке 5.
Рисунок 5. Схема универсального регистра.
В этой схеме для переключения регистра из последовательного режима работы в параллельный используется вывод V. Подача на этот вход единичного потенциала превращает схему в параллельный регистр. При этом на входы ключей, подключенных к информационным входам D, подаётся единичный потенциал. Это приводит к тому, что сигналы с входов параллельной записи данных поступают на входы логических элементов “ИЛИ”, а на входы ключей, подключенных к выходам предыдущих триггеров, подаются нулевые потенциалы. То есть на выходах этих ключей будут присутствовать нулевые потенциалы, и они не будут мешать работе.
Подача на вход V нулевого потенциала приводит к отключению входов параллельных данных от входов триггеров. Сигналы же с выхода предыдущего триггера свободно проходит через верхние логические элементы “И” на вход последующего триггера, так как на его второй вход подаётся единичный потенциал.
Инверторы на входах V и C использованы для усиления входного сигнала по току. В результате входной ток микросхемы будет равен не суммарному току четырёх логических элементов “И”, а входному току инвертора.
Условно-графическое изображение универсального регистра приведено на рисунке 6. Вход последовательного ввода данных на этом рисунке обозначен как DI и отделён от других групп входов чертой. Точно так же выделены в отдельные группы и входы управления V и синхронизации C.
Рисунок 6. Обозначение универсального регистра на принципиальных схемах.
Индикаторы
Индикаторы предназначены для отображения различных видов информации для человека. Простейший вид информации - это двоичная информация. Например: исправен предохранитель или вышел из строя, включено питание или нет, задействован режим передачи или нет.
Особым видом двоичной информации можно считать пиктограммы, то есть небольшие картинки. Примером таких картинок можно назвать батарейку или антенну, вертикальные линии, отображающие уровень заряда этой батарейки или уровень принимаемого сигнала, колокольчик, будильник или замочек. Пример изображения пиктограмм приведён на рисунке 1.
Рисунок 1. Пример пиктограмм.
Часто требуется отображать десятичную информацию. В этом случае используется десятиразрядный бинарный код. Каждому разряду ставится в соответствие изображение символа десятичной цифры. В этом смысле десятичный код практически не отличается от пиктограммы. Пример такого индикатора приведен на рисунке 2. В каждый момент времени на индикаторе может отображаться только один символ из всех возможных.
Рисунок 2. Пример десятичного индикатора.
С целью экономии количества разрядов и упрощения конструкции индикаторов были придуманы семисегментные индикаторы. В них информация формируется при помощи семи сегментов. Изображение такого индикатора приведено на рисунке 3.
Рисунок 3. Изображение семисегментного индикатора и название его сегментов.
Использование семисегментных индикаторов позволяет сформировать все десятичные цифры и часть букв. Однако не все символы могут быть отображены на этом индикаторе. Для отображения всех цифр, символов и букв алфавита в настоящее время используются матричные индикаторы. Наиболее распространены матричные индикаторы 5*7. Пример изображения на таком индикаторе буквы S приведён на рисунке 4.
Рисунок 4. Пример изображения буквы S на матричном индикаторе 5*7.
Для отображения перечисленных видов информации можно воспользоваться различными индикаторами, такими как малогабаритные лампочки накаливания, газоразрядные индикаторные лампы, жидкокристаллические или светодиодные индикаторы. Рассмотрим подробнее преимущества и недостатки каждого из этих видов индикаторов.
Малогабаритные лампочки накаливания
Наиболее простой схемой подключения к цифровым устройствам обладают лампочки накаливания. Эта схема приведена на рисунке 1.
Рисунок 1. Схема подключения индикаторной лампы накаливания к цифровой ТТЛ микросхеме.
В приведенной схеме потребовался транзистор, так как ток, протекающий через лампочку накаливания достаточно велик. Кроме того, такая схема включения позволяет использовать лампочки накаливания с напряжением питания, отличающимся от напряжения питания цифровых микросхем. То есть на транзисторе собран простейший усилитель цифрового сигнала, преобразующий ТТЛ уровни цифрового устройства в наличие или отсутствие тока через индикаторную лампочку накаливания.
Расчет транзисторного ключа
Обычно студенты пугаются слова усилитель. Однако в случае цифрового сигнала усилитель вырождается в схему электронного ключа. Это означает, что не нужно рассчитывать точное значение коэффициента усиления. При слишком большом коэффициенте усиления транзистор переходит в режим ограничения тока и выходной ток будет определяться сопротивлением нагрузки. Поэтому достаточно определить только минимальный коэффициент усиления по току.
Рассчитаем этот коэффициент. Пусть для индикаторной лампы требуется ток 120 мА, а цифровая микросхема может выдать ток единицы около 4 мА (этот ток надо смотреть по справочнику или DATASHEET на выбранную микросхему). Тогда минимальный коэффициент усиления h21э можно определить по формуле (1):
| (1) |
В нашем случае ток коллектора равен току через лампу, а ток базы - это максимальный допустимый выходной ток цифровой микросхемы (Iвых1). Делим 120 мА на 4 мА. Получаем минимальный коэффициент усиления по току 30. То есть в данном случае подойдёт практически любой маломощный транзистор, например КТ3107.
Теперь следует обратить внимание на то, что транзистор управляется током, а цифровая микросхема является генератором напряжения. В простейшем случае для преобразования напряжения в ток можно использовать резистор. Эквивалентная схема подключения базовой цепи транзистора к цифровой ТТЛ микросхеме приведена на рисунке 2.
Рисунок 2. Эквивалентная схема подключения транзисторного ключа к цифровой ТТЛ микросхеме.
В приведенной схеме ток базы транзистора задаёт резистор R1. Рассчитаем его сопротивление. Для этого необходимо определить падение напряжения на этом резисторе. Минимальное напряжение высокого уровня на выходе ТТЛ микросхемы при максимальном допустимом токе единицы равно 2,4 В. Падение напряжения на базовом переходе транзистора можно считать постоянным и для кремниевых транзисторов равным 0,7 В. Тогда падение напряжения на сопротивлении R1 можно определить по формуле (2):
| UR1=U1-Uб=2,4В-0,7В=1,7В | (2) |
Так как к цифровому выходу подключен только транзисторный ключ, то зададимся максимально возможным током цифровой микросхемы 4 мА. Тогда по закону Ома можно определить сопротивление резистора R1 как отношение падения напряжения на этом резисторе к току, протекающему через него:
R1 = 1,7В/4мА = 425 Ом
При выборе резистора из 10% шкалы можно взять резистор 510 Ом (больше чем рассчитали чтобы не превысить допустимый ток цифровой микросхемы). При работе транзисторного ключа при комнатной температуре расчет на этом заканчивается. Если же предполагается работа транзисторного ключа при повышенных температурах то транзистор может самопроизвольно открываться обратным током коллектора. Эквивалентная схема цепи протекания этого тока приведена на рисунке 3.
Рисунок 3. Эквивалентная схема цепи протекания обратного коллекторного тока.
В этой схеме видно, что на резисторе R1 обратный ток коллектора транзистора VT1 может создать падение напряжения 0,7В и, тем самым, открыть транзистор. Для того, чтобы уменьшить падение напряжения можно параллельно этому резистору подключить еще один резистор (как показано на рисунке 1) и, тем самым, уменьшить открывающее напряжение на базе транзистора.
Рисунок 4. Эквивалентная схема шунтирования цепи протекания обратного коллекторного тока транзисторного ключа резистором при формировании цифровой микросхемой нулевого потенциала.
В этой схеме можно задаться током, протекающим через резистор R2 в режиме выдачи цифровой микросхемой единичного уровня. Пусть этот ток будет в три раза меньше базового тока транзистора. Тогда ток через резистор R2 будет равен:
IR2=4 мА/3 =1,3 мА
Определим сопротивление резистора R2. Для этого воспользуемся законом Ома. Напомню, что падение напряжения на базовом переходе транзистора является константой и равно 0,7 В.
R2 = Uб/IR2 = 0,7В/1,3мА = 510 Ом
В режиме выдачи цифровой микросхемой логического нуля сопротивления R1 и R2 соединяются параллельно и в рассчитанном случае падение напряжения уменьшается вдвое. Обратите внимание, что схема на входе транзистора очень похожа на делитель напряжения, однако не является им. Если бы это был делитель напряжения, то напряжение на базе транзистора уменьшалось бы в два раза, однако на самом деле напряжение уменьшается значительно больше!
Газоразрядные лампы.
К сожалению малогабаритные лампочки накаливания не отличаются надёжностью, так как при включении питания через них протекает значительный ток, в результате воздействия которого на нить накаливания лампа может выйти из строя. Кроме того они боятся ударов. Все эти причины, а также большой потребляемый ток привели к тому, что в настоящее время эти индикаторы практически не используются.
Эти индикаторы в отличие от ламп накаливания управляются не напряжением, а током. Поэтому в схему приходится вводить токоограничивающий резистор. Схема включения газоразрядного индикатора приведена на рисунке 5.
Рисунок 5. Схема подключения индикаторной газоразрядной лампы к цифровой ТТЛ микросхеме.
В этой схеме транзистор требуется в основном для согласования по напряжению, так как газоразрядные индикаторы питаются от источника напряжением 180... 300 В (напряжение зажигания газоразрядной лампы). Поэтому транзистор должен выдерживать напряжение 300 В. Что касается сопротивления R3, то оно рассчитывается по закону Ома. Необходимо от напряжения питания отнять падение напряжения на зажженной индикаторной лампе, которое можно взять из справочника по индикаторным лампам (обычно 80 В) и поделить на ток этой лампы. Падением напряжения на открытом транзисторе VT1 можно пренебречь. Например:
R3 = (Uп - UHL1)/Iл = (200 В - 80 В)/1 мА = 120 кОм.
Светодиодные индикаторы
Газоразрядные индикаторы - это более экономичные индикаторы по сравнению с лампами накаливания, но использование высокого напряжения питания привело к тому, что они в настоящее время практически не используются.
В настоящее время практически везде для отображения двоичной информации используются светодиоды. Это обусловлено тем, что надёжность светодиодов значительно превосходит надёжность как индикаторных ламп накаливания, так и газоразрядных (неоновых) индикаторных ламп. Светодиоды труднее разбить, так как их корпус обычно состоит из прозрачной пластмассы, а вес значительно меньше индикаторных ламп. Кроме того при включении светодиодов не возникает импульсного тока значительной величины, который разрывает холодную нить накаливания своим магнитным полем.
К.п.д. светодиодов, особенно современных, тоже значительно превосходит к.п.д. индикаторных ламп. Основная причина повышенного к.п.д. - это принципиальное отсутствие теплового излучения. Электрический ток непосредственно преобразуется в световое излучение. Так как светодиод, так же как и газоразрядная лампа, управляется током, то схема его подключения практически совпадает со схемой подключения газоразрядной лампы. Она приведена на рисунке 6.
Рисунок 6. Схема подключения светодиодного индикатора к цифровой ТТЛ микросхеме.
Расчет токоограничивающего резистора в этой схеме не отличается от расчета подобного резистора газоразрядного индикатора. Отличие только в том, что падение напряжения на светодиодах лежит в пределах от 1,5 до 3 Вольт. Расчет резисторов R1 и R2 точно такой же как и в остальных транзисторных ключах.
Теперь вспомним, что выходной ток современных цифровых микросхем превосходит минимальный ток зажигания светодиода. Это означает, что можно обойтись без дополнительного транзисторного ключа для подключения светодиода. В результате схема значительно упрощается. Теперь достаточно просто ограничить ток через светодиод до допустимой величины. Новая схема приведена на рисунке 7.
Рисунок 7. Схема подключения светодиодного индикатора к цифровой микросхеме с пятивольтовым питанием.
В схеме, приведенной на рисунке 7, используется ток нуля цифровой микросхемы. Этот ток в большинстве цифровых схем больше тока единицы. В этой схеме мы не накладывали никаких ограничений на используемую цифровую микросхему, кроме того, что она должна обеспечивать необходимый выходной ток. Однако при использовании обычного выходного каскада необходимо, чтобы напряжение питания микросхемы было равно напряжению, подаваемому на светодиод. Однако на светодиод нужно подавать напряжение больше пяти вольт. Только в этом случае светодиод надёжно откроется.
В большинстве современных микросхем ток единицы превышает минимальный ток зажигания светодиода. В ряде случаев это может упростить принципиальную схему устройства. Схема с использованием единичного тока цифровой микросхемы приведена на рисунке 8. Однако следует отметить, что если в схеме, приведенной на рисунке 7, светодиод зажигается нулевым потенциалом, то в схеме, приведенной на рисунке 8, для зажигания светодиода на выходе микросхемы следует сформировать единичный потенциал. В этой схеме напряжение питания цифровой микросхемы тоже должно превышать пять вольт.
Рисунок 8. Использование тока единицы для зажигания светодиодного индикатора.
Как уже говорилось ранее, в современных цифровых микросхемах часто используется напряжение питания 3.3 В, 2.5 В или даже 0.7 В! Как же быть в таком случае? Неужели использовать схему с дополнительным транзисторным ключом? Во всех цифровых схемах присутствуют микросхемы с открытым коллектором. Выходной транзистор этих микросхем способен выдерживать напряжение, превышающее напряжение питания самой микросхемы, поэтому такие микросхемы можно использовать для подключения светодиодных индикаторов. Такая схема приведена на рисунке 9.
Рисунок 9. Схема подключения светодиодного индикатора к цифровой микросхеме с открытым коллектором.
