ВОПРОСЫ
1. Компоненты системного блока персонального компьютера. Компоненты материнской платы.
2. Устройства сопряжения компьютера с периферийным оборудованием.
3. Основные характеристики компьютера.
4. Быстродействие компьютера. Единицы и методики измерения.
5. Основные этапы развития вычислительной техники. Структура и архитектура компьютера.
6. Сущность принципов Неймана-Лебедева.
7. Классификация ЭВМ по поколениям.
8. Перспективные направления развития компьютеров.
9. Степень интеграции и степень функциональной сложности интегральных схем.
10. Реализация основных операций алгебры логики с помощью электрических цепей. Элемент NOR. Обозначения, КМОП и nМОП реализации.
11. Реализация основных операций алгебры логики с помощью электрических цепей. Элемент NAND. Обозначения, КМОП и nМОП реализации.
12. Реализация основных операций алгебры логики с помощью электрических цепей. Элемент AND. Обозначения, КМОП и nМОП реализации.
13. Реализация основных операций алгебры логики с помощью электрических цепей. Элемент OR. Обозначения, КМОП и nМОП реализации.
14. Виды и физические параметры электрических сигналов.
15. Дискретные и аналоговые сигналы. Сравнительный анализ. Особенности использования.
16. Классификация систем элементов компьютера.
17. Закон Мура. Тенденции развития интегральной схемотехники.
18. Логическая сеть как модель цифрового устройства. Формальное определение.
19. Представление цифрового устройства логической сетью.
20. Задача анализа. Постановка задачи и метод решения. Примеры.
21. Задача синтеза. Постановка задачи и методы решения. Примеры.
22. Задача синтеза. Реализация систем булевых функций в базисе произвольных ДНФ. Примеры.
23. Задача синтеза. Реализация систем булевых функций в базисе элементов И-НЕ с произвольным числом входов. Примеры.
24. Задача синтеза. Реализация систем булевых функций в базисе элементов ИЛИ-НЕ с произвольным числом входов. Примеры.
25. Задача синтеза. Реализация систем булевых функций в базисе двухвходовых элементов И, ИЛИ. Примеры.
26. Задача синтеза. Реализация систем булевых функций в базисе двухвходовых элементов И-НЕ. Примеры.
27. Задача синтеза. Реализация систем булевых функций в базисе двухвходовых элементов ИЛИ-НЕ. Примеры.
28. Конечный автомат. Способы задания. Примеры.
29. Аналитическое представление конечного автомата. Примеры.
30. Абстрактный и структурный конечный автомат. Примеры.
31. Описание цифрового устройства булевой функцией. Примеры.
32. Способы задания булевой функции. Примеры.
33. Минимизация булевой функции. Примеры.
34. Представление цифрового устройства в виде двоичной решающей диаграммы. Примеры.
35. Алгоритмическая устойчивость цифровых устройств.
36. Состязания сигналов. Примеры.
37. Алфавиты логического моделирования цифровых устройств. Примеры. Сравнение моделей по точности.
38. Двоичное логическое моделирование цифровых устройств. Примеры. Недостатки.
39. Методы итерационного и событийного моделирования. Примеры. Сравнение по точности и скорости.
40. Троичная алгебра. Метод Эйхельбергера. Техника моделирования.
41. Достоинства и недостатки метода Эйхельбергера.
42. Переход от структурного представления автомата к абстрактному. Примеры.
43. Моделирование функциональных блоков в троичном алфавите. Примеры.
44. Особенности современных цифровых систем на СБИС.
45. Уровни проектирования и методы моделирования цифровых систем.
46. Заказные СБИС. Полузаказные СБИС. Программируемые логические интегральные схемы (ПЛИС).
47. Перепрограммируемые пользователем базовые матричные кристаллы (FPGA).
48. Интерфейс системы ModelSim.
49. Характеристика и особенности языка VHDL.
50. Уровни представления СБИС. Основные этапы проектирования СБИС.
51. Основные элементы (блоки) описания проекта на языке VHDL. Пример описания объекта в потоковом виде.
52. Порты. Типы данных. Перечислимый тип. Тип STD_LOGIC.
53. Порядок выполнения операторов в проекте. Пример проекта.
54. Оператор КОМПОНЕНТ. Описание D-триггера, переключающегося по положительному фронту, на структурном уровне.
55. Поведенческое описание объекта на языке VHDL. Описание поведения синхронного D-триггера на языке VHDL.
56. Структура блока тестирования. Пример описания RS-триггера и блока тестирования на языке VHDL.
57. Процессы. Список чувствительности. Выполнение операторов внутри процессов. Описание RS-триггера.
58. Иерархическое представление объектов на языке VHDL. Пример проекта.
59. Настроечная константа generic. Пример применения.
60. Сигнал. Примеры применения. Сравнение операторов присваивания и назначения сигнала.
61. Типы STD_LOGIC. Алфавит моделирования.
62. Оператор ожидания wait. Пример применения.
63. Оператор утверждения assert. Пример применения.
64. Атрибуты сигналов. Примеры применения.
65. Начальное значение порта или настроечной константы.
66. Охранные выражения блоков. Охранное выражение.
67. Представление целых и вещественных чисел в компьютере. Форма с фиксированной и плавающей точкой. Примеры.
68. Представление десятичных чисел в компьютере. Операции с десятичными числами. Примеры.
69. Преобразования чисел из одной позиционной системы счисления в другую. Примеры.
70. Выполнение операций в прямом, обратном и дополнительном кодах. Примеры.
71. Особенности выполнения операций в двоично-десятичном коде. Примеры.
72. Особенности применения модифицированных кодов. Примеры.
73. Арифметика повышенной точности.
74. Умножение. Методы ускорения умножения.
75. Систематические коды. Примеры.
76. Обнаружение и исправление ошибок. Корректирующие коды. Примеры.
77. Код Хэмминга. Примеры.
78. Асинхронный RS-триггер на элементах ИЛИ-НЕ (с прямыми входами). Условное графическое обозначение. Электрическая схема. Таблицы функционирования, учитывающая и не учитывающая состязания сигналов.
79. Асинхронный RS-триггер на элементах И-НЕ (с инверсными входами). Условное графическое обозначение. Электрическая схема. Таблицы функционирования, учитывающая и не учитывающая состязания сигналов.
80. Синхронный RS-триггер на элементах И-НЕ. Условное графическое обозначение. Электрическая схема. Таблицы функционирования, учитывающая и не учитывающая состязания сигналов.
81. RS-триггер с комбинационной логикой на входах. Событийное моделирование в троичном алфавите.
82. Синхронный D-триггер на элементах И-НЕ. Условное графическое обозначение. Электрическая схема. Таблица функционирования. Поведенческая модель на языке VHDL.
83. Двухступенчатые D-триггеры. D-триггер, переключающийся по положительному фронту. Условное графическое обозначение. Электрическая схема. Таблица функционирования.
84. Двухступенчатые D-триггеры. D-триггер, переключающийся по отрицательному фронту. Условное графическое обозначение. Электрическая схема. Таблица функционирования.
85. Времена предустановки и удержания триггера. Поведенческая модель двухступенчатого D-триггера на языке VHDL.
86. Асинхронный Т-триггер. Условное графическое обозначение. Электрическая схема. Таблица функционирования.
87. Синхронный Т-триггер. Условное графическое обозначение. Электрическая схема. Таблица функционирования. Поведенческая модель двухступенчатого D-триггера на языке VHDL.
88. Асинхронный JK-триггер. Условное графическое обозначение. Электрическая схема. Таблица функционирования. Поведенческая модель двухступенчатого D-триггера на языке VHDL.
89. Синхронный JK-триггер. Условное графическое обозначение. Электрическая схема. Таблица функционирования. Поведенческая модель двухступенчатого D-триггера на языке VHDL.
90. Регистры. Классификация. Примеры построения.
91. Двухтактный параллельный регистр, осуществляющий прием и выдачу данных. Схема. Таблица функционирования.
92. Регистры сдвига. Реверсивные регистры.
93. Выполнение поразрядных операций в регистрах.
94. Счетчики. Классификация. Примеры.
95. Двоичный суммирующий счетчик с последовательным переносом на Т- триггерах. Электрическая схема. Временные диаграммы. Условное графическое обозначение. Таблица состояний.
96. Двоичный вычитающий счетчик с последовательным переносом на Т- триггерах. Электрическая схема. Временные диаграммы.
97. Реверсивный счетчик с последовательным переносом. Принцип построения.
98. Двоичный счетчик с параллельным переносом. Схемная реализация.
99. Счетчики по произвольному порядку счета. Декадный счетчик.
100. Шифраторы. Условное графическое обозначение. Таблица состояний. Схемная реализация.
101. Дешифраторы. Условное графическое обозначение. Таблица состояний. Схемная реализация.
102. Матричные дешифраторы.
103. Мультиплексоры. Условное графическое обозначение. Таблица состояний. Схемная реализация. Применение.
104. Генераторы двоичных последовательностей на мультиплексорах.
105. Демультиплексоры. Условное графическое обозначение. Таблица состояний. Схемная реализация. Применение.
106. Программируемые логические матрицы.
107. Сумматоры. Классификация. Четвертьсумматор. Схемная реализация.
108. Полусумматоры. Условное графическое обозначение. Схемная реализация.
109. Сумматоры. Условное графическое обозначение. Схемная реализация.
110. Параллельный сумматор с последовательным переносом.
111. Последовательный двоичный сумматор.
112. Двоично-десятичные сумматоры.
113. Двоичные сумматоры с параллельным переносом.
114. Компараторы. Условное графическое обозначение. Схемная реализация на базе сумматора.
115. Структура матричного умножителя.
116. Арифметико-логическое устройство. Упрощенная схема одноразрядного АЛУ.
117. Схема включения процессора.
118. Упрощенная структура микропроцессора. Основные блоки и функции процессора.
119. Регистры процессора. Функциональное использование.
120. Chipset.
121. Системные внешние устройства. Средства интерфейса пользователя.
122. Системная магистраль. Основные режимы обмена данными по магистрали.
123. Пристанская архитектура процессора.
124. Гарвардская архитектура процессора.
125. Базовая система ввода-вывода. Основные функции.
126. Программа начального пуска.
127. Стандарт Plug & Play. Реализация технологии. Функции.
128. Распределение системных ресурсов Plug & Play.
129. Прерывания. Загрузка векторов прерываний.
130. Принципы Неймана-Лебедева.
131. Обобщенная структура процессора с непосредственными связями.
132. Структура процессора с магистральными связями.
133. Устройства управления с жесткой логикой. Схема блока микропрограммного управления.
134. Структура блока микропрограммного управления с принудительной адресацией микрокоманд.
135. Структура процессора с МП управлением.
136. Рабочий цикл процессора.
137. Характерные черты PC –совместимого компьютера.
138. Отличия Pentium от предшественников.
139. Слово состояния процессора.
140. Виртуальная память.
141. Конвейерная организация работы идеального микропроцессора.
142. Классификация конфликтов. Структурные конфликты.
143. Конфликты по управлению.
144. Конфликты по данным.
145. Методы предсказания переходов.
146. Динамическое предсказание переходов.
147. Память компьютера. Классификация. Характеристики.
148. Принципы организации КЭШ – памяти с прямым отображением.
149. Организация записи при кэшировании памяти.
150. Статическая память. Упрощенная схема адресации.
151. Элемент статической памяти. Режимы записи и чтения.
152. Схема устройства одного разряда статической памяти.
153. Логическая схема памяти 4х3.
154. Динамическая память.
155. Интерливинг.
156. Иерархичность структуры памяти компьютера.
157. Единство пространства памяти компьютера.
158. Схема подключения модуля памяти к системной магистрали.
159. Логическое распределение пространства памяти компьютера.
160. Способы организации оперативной памяти. Адресная, ассоциативная, стековая память.
161. Принцип работы стековой памяти.
162. Обработка прерываний.
163. Формы параллелизма. Векторный параллелизм.
164. Параллелизм независимых ветвей.
165. Скалярный параллелизм. Ярусно-параллельная форма.
166. Критерии классификации параллельных компьютеров. Основные понятия классификации.
167. Характеристики эффективности параллельных компьютеров. Закон Амдала.
168. Проблемы и методы организации вычислений в параллельных компьютерах.
169. История развития техники параллельных вычислений.
170. СКИФ - б азовая кластерная архитектура.
171. Гетерогенные процессоры.
172. Отказоустойчивые системы. Системы высокой готовности.
173. Основные направления построения отказоустойчивых систем.
174. Виды избыточности систем, толерантных к неисправностям.
175. Задачи контроля и диагностирования.
176. Неисправные функции объекта. Разностные неисправные функции.
177. Классы неисправностей. Тест контроля.
178. Эквивалентные и избыточные неисправности.
179. Функциональный и тестовый контроль.
180. Таблица функций неисправностей.
181. Методы построения тестов.
182. Симптомы неисправностей.
183. Анализ контролирующей способности теста методом моделирования одиночной неисправности.
184. Параллельное моделирование неисправностей. Анализ полноты тестов.
185. Дедуктивное моделирование неисправностей.
186. Периферия компьютера.
187. Основные модели обмена данными с периферийными устройствами.
188. Дисковые накопители.
189. Файловые системы.
190. Молекулярная электроника. Молекулярный компьютер. Направления исследований.
191. Кубиты. Квантовые компьютеры.
192. Нейрон. Нейронная сеть.
193. Модели нейронных сетей.
194. Нейрокомпьютеры.
