Регистр статуса (STATUS)

содержит признаки операции АЛУ, состояние контроллера при сбросе и биты выбора страниц для памяти данных. Назначение бит регистра приведено в табл. 1.

Таблица 1. Назначение бит регистра STATUS (адрес 03h, 83h).
R/W-0	R/W-0	R/W-0	R-1	R-1	R/W-x	R/W-x	R/W-x
IRP	RP1	RP0	/TO	/PD	Z	DC	C
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
Бит 7: IRP: бит выбора страницы банка данных (используется при косвенной адресации) 0 = банк 0,1 (00h – FFh) 1 = банк 2,3 (100h – 1FFh) Бит IRP не используется в МК подгруппы PIC16F8X
Биты 6-5: RP1:RP0: биты выбора страницы банка данных (используются при прямой адресации) 00 = банк 0 (00h – 7Fh) 01 = банк 1 (80h – FFh) 10 = банк 2 (100h – 17Fh) 11 = банк 3 (180h – 1FFh) В МК подгруппы PIC16F8X используется только бит RP0
Бит 4: /TO: бит срабатывания сторожевого таймера 1 = после включения питания, а также командами CLRWDT и SLEEP 0 = по завершении выдержки сторожевого таймера
Бит 3: /PD: бит снижения потребляемой мощности 1 = после включения питания, а также командой CLRWDT 0 = по команде SLEEP
Бит 2: Z: бит нулевого результата 1 = результат арифметической или логической операции нулевой 0 = результат арифметической или логической операции ненулевой
Бит 1: DC: бит десятичного переноса/заема (для команд ADDWF и ADDLW) 1 = имеет место перенос из 4-го разряда 0 = нет переноса из 4-го разряда

 

Мультиплексор

Является мультиплексором данных. Он определяет источник данных для регистра В. В зависимости от операции данными для регистра В может быть непосредственная константа из регистра команд или информация, считываемая из регистровой памяти.

 

 

10.

Арифметико-логическое устройство (АЛУ)

Состоит из входных регистров А и В, БЛО и блока формирования признака результата.

Регистры А и В являются восьмиразрядными параллельными регистрами, предназначенными для временного хранения операндов.

С выхода регистров операнды поступают на блок логической обработки, где выполняется заданная логическая операция. При выполнении логической операции формируется признак нуля с помощью блока формирования признака результата.

 

Рабочий регистр W – восьмиразрядный параллельный регистр, который является вспомогательным регистром участвующим практически в каждой операции.

 

Рассмотрим работу схемы при выполнении команд, применяемых в программе.

 

MOV LW

Тринадцати разрядный адрес команды формируется с помощью счетчика команд, из памяти команд считывается четырнадцати разрядная команда, при выполнении команды MOW LW 6 старших разрядов являются кодом операции и поступают из регистра команд в декодер команд, 8 младших разрядов являются константой которая из регистра команд через мультиплексор поступает в регистр Б и далее в аккумулятор где происходит фиксация 8-ми разрядных данных.

MOV WF

При выполнении команды MOW WF адрес команды формируется как описано выше, четырнадцатиразрядная команда имеет следующий формат: 6 разрядов код операции, 7 младших разрядов, адрес регистра общего назначения, с которым будет оперировать процессор. Адрес регистра общего назначения формируется путем объединения адреса представленного в команде и 5 разряда регистра статус, который определяет с каким из банков будет осуществляться работа. В результате выполнения данной команды восьмиразрядные данные из регистра W записываются в регистр общего назчения по выбранному адресу.

 

IORWF

Выборка адреса первого операнда осуществляется аналогично выборке адресе описанный в команде MOV WF. 8 разрядный первый операнд считывается из выбранного регистра общего назначения и через мультиплексор данных поступает в регистр В. Второй операнд из регистра W поступает в регистр A и фиксируется в нём.

Одновременно из регистров A и B операнды поступают в БЛО и объединяются в нём по модулю 2.Результат выполнения операции фиксируется в регистре W и поступает в БФПР, который проверяет результат на равенство 0 по формуле

 

(1=х0*х1*х2*х3*х4*х5*х6*х7)

Из регистра W результат поступает в выбранный регистр общего назначения

BSF

Выборка адреса первого операнда осуществляется аналогично выборке адресе описанный в команде MOV WF формат считанной команды содержит код операции

3 разрядный номер бита и адрес регистра общего назначения.

3 разряда поступают в декодер номера разряда, который формирует сигнал выборки разряда подлежащего обработке. Этот сигнал поступает в БЛО который осуществляет сброс выбранного бита соответствующего регистра общего назначения. результат выполнения операции через регистр W поступает в регистр общего назначения.

 

11.

Заключение

Трудно представить сферу современной деятельности человека, где не использовались бы данные устройства. Телефоны, телевизоры, жидкокристаллические мониторы, кондиционеры, холодильники, новогодние гирлянды, компьютеры и многое другое не могут работать без микроконтроллеров. Микроконтроллеры намного лучше своих предшественников: ламп и полупроводников. Они намного меньших размеров и обладают большей производительностью.

В процессе выполнения курсовой работы были разработаны и описаны схемы электрические структурная микроконтроллера отдельного узла. Данный микроконтроллер выполняет операцию логического сложения над числами находящимися в аккумуляторе и регистре общего назначения, установливает единицу в один из разрядов и результат загружает в регистр общего назначения.

Применение микроконтроллеров в технике очень актуально. Так как они существенно ускоряют работу поставленной им задачи. Отсюда и важность их изучения и применения в устройствах.

12.

Список литературы

 

1. Новиков Ю.В. - Введение в цифровую схемотехнику.

БИНОМ. Лаборатория знаний, Интернет-университет информационных технологий - ИНТУИТ.ру, 2006.

2. Новиков Ю.В., Скоробогатов П.К. - Основы микропроцессорной техники.

БИНОМ. Лаборатория знаний, Интернет-университет информационных технологий - ИНТУИТ.ру, 2008.

3. Гуров В.В., Чуканов В.О. - Основы теории и организации ЭВМ. Интернет-университет информационных технологий - ИНТУИТ.ру, 2006.

4. Перспективы развития микропроцессорной тexники (www.conspect.narod.ru/doc_6.htm).

 

 

13.