ИЗУЧЕНИЕ АРХИТЕКТУРЫ ВЫЧИСЛИТЕЛЬНЫХ
МАШИН НА ОСНОВЕ ПРОГРАММНОЙ МОДЕЛИ
УЧЕБНОЙ ЭВМ
Методические указания к лабораторным работам по курсу
«Архитектура ЭВМ и систем» для студентов специальности
230201 «Информационные системы и технологии» и курсу
«Вычислительные машины, системы и сети» для студентов
специальности 210200 «Автоматизация технологических
процессов и производств (в машиностроении)»
Составители Д. Е. Турчин
И. В. Кулак
Утверждено на заседании кафедры
Протокол № 6 от 09.02.2009
Рекомендовано к печати
учебно-методической комиссией
специальности 220301
Протокол № 235от 11.03.2009
Электронная копия находится
в библиотеке главного корпуса
ГУ КузГТУ
Кемерово 2009
ОПИСАНИЕ ЦИКЛА ЛАБОРАТОРНЫХ РАБОТ
Данный цикл лабораторных работ построен в расчете на изучение взаимодействия устройств в структуре ЭВМ с помощью программной модели некоторой абстрактной ЭВМ, которая программируется на языке ассемблера.
Предлагаемая для использования программная модель учебной ЭВМ отражает все основные особенности системы команд и структур современных простых ЭВМ, включает в себя помимо процессора и памяти, модели нескольких типичных внешних устройств. Модель позволяет изучить основы программирования на низком уровне, вопросы взаимодействия различных уровней памяти в составе ЭВМ и способы взаимодействия процессора с внешними устройствами.
Цикл лабораторных работ включает в себя работы, ориентированные на первичное знакомство с архитектурой процессора, системой команд, способами адресации и основными приемами программирования на машинно-ориентированном языке.
ОПИСАНИЕ АРХИТЕКТУРЫ УЧЕБНОЙ ЭВМ
Современные процессоры и операционные системы не слишком благоприятная среда для изучения архитектуры ЭВМ. Одним из решений этой проблемы является разработка программных моделей учебной ЭВМ, которые с одной стороны, достаточно просты, чтобы обучаемый мог освоить базовые понятия архитектуры (система команд, командный цикл, способы адресации, способы взаимодействия процессора с памятью и внешними устройствами), с другой стороны – архитектурные особенности модели должны соответствовать тенденциям развития современных ЭВМ.
Программная модель позволяет реализовать доступ к различным элементам ЭВМ, обеспечивая удобство и наглядность. С другой стороны, модель позволяет игнорировать те особенности реальной ЭВМ, которые на данном уровне рассмотрения не являются существенными. Данная модель предназначена для начальных этапов изучения архитектуры ЭВМ. Именно этим объясняется использование в модели десятичной системы счисления для кодирования команд и представления данных.
Структура учебной ЭВМ
Моделируемая ЭВМ включает процессор, оперативную (ОЗУ) и сверхоперативную память, устройства ввода (УВв) и устройство вывода (УВыв). Процессор в свою очередь состоит из центрального устройства управления (УУ), арифметико-логического устройства (АЛУ) и системных регистров (CR, PC, SP, и др.). Структурная схема ЭВМ показана на рис. 2.1.
В ячейках ОЗУ хранятся команды и данные. Емкость ОЗУ составляет 1000 ячеек. По сигналу MWr выполняется запись содержимого регистра данных (MDR) в ячейку памяти с адресом, указанным в регистре адреса (MAR). По сигналу MRd происходит считывание – содержимое ячейки памяти с адресом, содержащимся в MAR, передается в MDR.
Сверхоперативная память с прямой адресацией содержит десять регистров общего назначения (РОН) R0 – R9. Доступ к ним осуществляется (аналогично доступу к ОЗУ) через регистры RAR и RDR.
АЛУ осуществляет выполнение одной операции, определяемой кодом операции (COP), над содержимым аккумулятора (Acc) и регистра операнда (DR). Результат операции всегда помещается в Асс.
В модели ЭВМ предусмотрены внешние устройства двух типов. Во-первых, это регистры IR и OR, которые могут обмениваться с аккумулятором с помощью безадресных команд IN
(Acc:= IR) и OUT (OR:=Acc). Во-вторых, это набор моделей внешних устройств, которые могут подключаться к системе и взаимодействовать с ней в соответствии с заложенными в моделях алгоритмами.
УУ осуществляет выборку команд из ОЗУ в последовательности, определяемой порядком выполнения команд или командами передачи управления; выборку из ОЗУ операндов, задаваемых адресами команды; инициирование выполнения операции, предписанной командой; останов или переход к выполнению следующей команды.
В состав УУ входят следующие элементы:
РС – счетчик адреса команды, содержащий адрес текущей команды;
СR – регистр команды, содержащий код команды;
RB – регистр базового адреса, содержащий базовый адрес;
SP – указатель стека, содержащий адрес верхушки стека;
RA – регистр адреса, содержащий дополнительный адрес при косвенной адресации.
Регистры Асс, DR, IR, ОR, СR и все ячейки ОЗУ и РОН имеют длину 6 десятичных разрядов, регистры РС, SP, RA и RB – 3 разряда.
Представление данных в модели
Данные в ЭВМ представляются в формате, показанном на рис. 2.2. Это целые десятичные числа, изменяющиеся в диапазоне от – 99999 до + 99999, содержащие знак и 5 десятичных цифр.
Рис. 2.2. Формат десятичных данных учебной ЭВМ
Старший разряд слова данных используется для кодирования знака: плюс (+) изображается как 0, минус (–) – как 1. Если результат арифметической операции выходит за пределы указанного диапазона, то говорят, что произошло переполнение разрядной сетки. АЛУ в этом случае вырабатывает сигнал переполнения OV = 1. Результатом операции деления является целая часть частного. Деление на ноль вызывает переполнение.
