,
˲є
:
̳ () Altera DE2
. , - , . .
, .
:
1) :
(, , , );
( , , , ).
2) X ( ), Y ( ) S ( ) - .
, X, S Y.
3) ' :
' ( );
' ( ) .
' , , , . Yn = f(x1, x2,.... xn, Yn -1).
- Yt X1, X2,... Xt. , .
4) , :
1 - ( ̳);
2 - ( ).
( ̳):
s(t) = d(s(t-1), x(t));
y(t) = l(s(t-1), x(t)).
s(t) - ,
s(t-1) - . t = 0, s(t-1) = s0,
x(t) - ,
d- s,
λ - y.
|
|
|
, : d λ.
, s(t) s(t-1) . (. 1).
. 1.
2- 1- , s(t). , 2- :
s(t) = d(s(t-1), x(t)),
y(t) = l(s(t), x(t)).
5)
;
(, ).
6) :
( - . ( ' );
( . );
7) :
( );
() .
, - .
8)
;
.
, , , () < (), , - ;
9) (|S| = 0) , |Y| = 0 - ;
10) - () .
() . ( ), 䳿 . ³ , 䳺 䳿, , , , , , , , () , . .
, , . 1.2.
. 2.
- : () ' ().
.
, ' .
' 䳺 .
̳ , , . y(t) t .
, , .
|
|
|
. , t = 0,1,2,3,....
³ . X(t), Y(t) S(t).
X(t) - , X = {X0, X1,... XN -1} ( );
Y(t)- Y={Y0, Y1,...YM-1};
S(t) - S = {S0, S1,..., SK-1}.
, X - Y, S.
, .
, , : 䳿.
.
. . 3.
. 3.
N=3 K=3 M=3
, S . - , S=(X, S) (. 4).
. 4. S=(X, S)
Y = F(X,S) (. 5).
. 5. Y = F(X,S)
Y = F(S) Yj , Sk, Yj Sk (. 6).
(*) (**)
. 6.
, . .
, , , , .
, .
(), .
0,1,2,..., (. 7):
. 7. ij
( ) -, . ; 2 , . ', ( ) :
( ), , , , , (. 8).
. 8.
, , . , X Y, , . Գ , , .
Ѳ, (. 9).
. 9. ij
䳿 Y , , S, ( X, Y S ). . , .
|
|
|
(. 10):
. 10. ij
:
I - ̳,
II - ;
III - ̳ .
, () . .
, . .
(Ѳ) ( ) (. 11):
. 11. ij
.
(. 12).
. 12.
, (X Y ).
X(t) (t+1). X(t+1) S(t) S(t+1). S(t+1) X(t+1) : S(t+1) = F(X(t+1), S(t)).
S(t+1) =F(X(t), S(t)).
:
Y(t) = F(X(t), S(t)),
Y(t) = F(S(t)).
:
, , S(0).
' 1 1 (. 13).
. 13.
ͳ , . ' .
- ', ( ), , .
. 1.14.
. (. 15).
. 1.15.
:
x 0 = (0;1), x 1 = (0;1)
y 0 = (0;1), y 1 = (0;1)
, (') . .
, , . . - i - (i +1)- (i - ) (. 1.16).
. 1.16.
|
|
|
, , , .
t, X Y S. t1.
t, Y , t0.
' Ai Aj , t0i t1j, , - t1j t0i.
:
1. ( ) .
() .
2. .
, .
:
) ;
) ;
) .
) , , (. 1.17).
. 1.17.
.
3. . , , - .
, i, j.
() .
, , . ( .)
, .
- , :
i - ( ) - ( ) , . ϳ :
1. ;
2. ;
3. ;
4. , 볻
, , , ', .
г , :
1. (), ;
2. ();
3. ().
.
, , . ' . , .
.
i i = 0 k -1, .
i i: D, T, JK, .. , . . , ; ' ; ..
, l ' k . k - l l . , ' , , : , ..
|
|
|
Verilog , :
assign;
always;
, assign always, .
, HDL, : ' (), . , , , ( ˲ ). Verilog ! Verilog !
assign wire :
assign var = expression;
ij : expression (, , expression) var. wire, - wire, reg, integer. assign .
always - , Verilog. ³ . ( ), 䳿. :
always @ (... events...)
begin
...
// ( , )
...
end
, . , always, , begin / end. , , , always - . begin / end - always . always @(... events...), , begin end, .
, always, @(... events...). , (), always. , . . posedge, - negedge. ϳ posedge negedge . - - ' .
! always wire ( , , reg). . always . always .
˲ ALTERA DE-2
, ˲ Altera DE2, ̳ . ̳ . 1.18.
. 1.18. ̳
̳, .
. 1.19.
. 1.19.
, .
, . . , . .
D- . , n log2(n) .
. ( ̳). .
, , . ij ̳ . 1.20.
. 1.20. ij . st0 - st4 ; 00, 01, 10, 11, x1, 0x, 1x, x0, x1 ;
(0, 1)
. ̳ 5- , . . , , , , .
˲ - . DE2. , , , SW[0] SW[1]. , , LEDR[17]. , CLOCK_50, 50 , , 2 . 7- HEX7 HEX0 , . , KEY[0]. . , , , , . . , , () , .
- . 1.21.
. 1.21. - . pres_state ;
data_out
- ̳ . 1.22.
. 1.22. - ̳. pres_state ;
data_in ; data_out
˲, FPGA (), , , . Verilog HDL, , ˲. .1.23 :
. 1.23. ̳ .
,
