Метод минимизации ФАЛ по Квайну 2 страница

Принятые обозначения:

t_ОЗУ – время считывания информации из ОЗУ; t_РП – время считывания информации из РП; t_РК – время считывания информации из регистра команд; t_∑ – время суммирования составных частей адреса; V_ОЗУ – объем ОЗУ; V_РП – объем РП; V_СЕГМ – объем сегмента; L_{операнда} – длина операнда.

Примечания:

1. используется, в основном, для адресации внешних устройств;

2. используется крайне редко;

3. зависит от длины операнда;

4. зависит от размера сегмента;

5. зависит от особенностей программы.

• программа и операнды находятся в оперативном запоминающем устройстве (ОЗУ);
• адрес ячейки ОЗУ, в которой находится выполняемая команда (k), зафиксирован на счетчике команд (СК);
• команда считывается за одно обращение к ОЗУ;
• команда, операнды и приемник результата используют прямую адресацию памяти.

Если принять, как это делается в наиболее распространенных сериях логических элементов, высокий уровень сигнала за логическую "1", а низкий уровень - за логический "0", то получим таблицу истинности данного элемента (таблицей 13.2).

Эта таблица соответствует логической функции "И-НЕ".

В то же время, принимая высокий уровень сигнала за логический "0", а низкий уровень – за логическую "1", получим следующую таблицу истинности (табл. 13.3).

Эта таблица соответствует уже функции "ИЛИ-НЕ".

Таким образом, кодирование сигналов в системе логических элементов может влиять на выполняемую им логическую функцию. В дальнейшем будем полагать кодировку сигналов, принятую для табл. 13.2.

Для элемента "ИЛИ-НЕ" (см. рис.13.2) сигнал в точке Y будет иметь высокий уровень лишь тогда, когда оба сигнала X1 и X2 имеют низкий уровень. Работа этого элемента описывается табл. 13.4, а его таблица истинности при сделанных предположениях о кодировке сигнала – таблицей 13.5. Эта таблица соответствует логической функции "ИЛИ-НЕ".

Параметры элементов принято делить на статические и динамические [1]. Статические параметры инвариантны к переходным процессам и измеряются в статическом режиме. Динамические, наоборот, определяют реактивные свойства элемента и измеряются во время переходных процессов.

К статическим параметрам относятся токи, текущие по выводам схемы, и соответствующие напряжения. Отметим среди этих параметров следующие:

• ток потребления;
• напряжение источника питания;
• пороговое напряжение низкого уровня (U⁰);
• пороговое напряжение высокого уровня (U¹);
• потребляемая мощность;
• нагрузочная способность;
• помехоустойчивость.

Среди многочисленных динамических параметров, характеризующих схему, выделим следующие:

• время перехода при включении (t¹⁰) (задний фронт);
• время перехода при выключении (t⁰¹) (передний фронт);
• время задержки распространения при включении (t_зд⁰¹);
• время задержки распространения при выключении (t_зд¹⁰);
• среднее время задержки распространения (t_{зд ср}) – интервал времени, равный полусумме времен задержки распространения сигнала при включении и при выключении; в дальнейшем это время будем называть временем задержки элемента (t_зд).

Проиллюстрируем некоторые статические и динамические параметры логических схем на примере работы элемента "НЕ" (см. рис. 13.2,а). Временная диаграмма входного и выходного сигналов этого элемента, на которой отмечены его статические и динамические параметры, приведена на рис. 13.3.

Рис. 13.3. Статические и динамические параметры элемента "НЕ"

Этап 2. Минимизация логической функции. На этом этапе можно использовать любые методы минимизации [5]. Специфика минимизации многовыходных функций – необходимость получения устройства, имеющего минимальный общий состав оборудования, то есть следует проводить минимизацию одной функции с учетом возможного использования части полученного оборудования для минимизации другой функции. В нашем примере не будем рассматривать эту особенность и проведем автономную минимизацию каждой функции. Минимизацию логических функций можно проводить различными методами: методом Квайна, его модификацией – методом Квайна – Мак-Класки, методом диаграмм Вейча. Метод диаграмм Вейча удобно использовать для минимизации функций от небольшого (до четырех) числа переменных. Диаграмма Вейча для функции S_i представлена в табл. 13.7.

Из диаграммы видно, что минимальная дизъюнктивная нормальная форма для функции суммы одноразрядного сумматора совпадает с ее совершенной дизъюнктивной нормальной формой:

S_i= x_iy_i p_i x_i y_ip_i x_iy_ip_i x_iy_ip_i

Диаграмма Вейча для функции P_i+1 представлена в табл. 13.8.

Минимальная дизъюнктивная нормальная форма для этой функции имеет вид:

Р_i+1= x_iy_i x_ip_i y_ip_i

Этап 3. Перевод функции в базис, в котором будет строиться схема. В выбранном варианте это базис "Штрих Шеффера":

Рис..

Этап 4. Составление схемы на элементах, реализующих функции выбранного базиса. Для более наглядного отображения этого этапа выше обозначены номера элементов, которые будут реализовывать ту или иную часть функции. Полученные схемы представлены на рис.13.5 и 13.6.

Рис. 13.5. Схема, реализующая функцию суммы одноразрядного сумматора

Рис. 13.6. Схема, реализующая функцию переноса одноразрядного сумматора