Синхронные триггеры, построенные по принципу двухступенчатого запоминания информации.

Особенность триггеров с двухступенчатым запоминанием информации состоит в том, что они содержат две триггерные структуры: одна из них образует так называемый ведущий триггер а другая - ведомый (рис. 4.5). Оба триггера функционируют как синхронные триггеры со статическим управлением. При значении на синхронизирующем входе С = 1 ведущий триггер устанавливается в состояние, соответствующее сигналам, поступающим на информационные входы. Ведомый триггер, имеющий инверсный синхронизирующий вход при этом невосприимчив к информации, поступающей на его вход с выхода ведущего триггера. Он продолжает находиться в состоянии, в которое был ранее установлен (в предыдущем тактовом периоде).

рис 4.5	рис 4.6

 

При изменении значения С (с значения С = 1 на значение C = 0) ведущий триггер отключается от информационных входов и перестает реагировать на изменения значений сигналов на этих входах; ведомый триггер устанавливается в состояние, в котором находится ведущий триггер. С этого момента на выходах устанавливаются значения, соответствующие входным сигналам, поступавшим к моменту рассматриваемого фронта сигнала на синхронизирующем входе.

Таким образом, управление процессами в триггере с двухступенчатым запоминанием информации за время тактового периода осуществляется двумя фронтами сигнала на синхронизирующем входе: на положительном фронте происходят установка ведущего триггера, на отрицательном фронте - ведомого триггера. В качестве примера рассмотрим JK-триггep с двухступенчатым запоминанием информации.

JK-триггер.

На рис. 6 таблица состояний JK-триггера представлена в форме диаграммы Вейча, из которой можно получить следующее логическое выражение, определяющее функционирование JK-триггера:

(4.5)

Из (4.5) следует, что состояние Q, в которое устанавливается триггер, определяется не только уровнями на информационных входах J и K, но и состоянием Q₀, в котором ранее находился триггер. Это определяет возможность построения логической структуры JK-триггера с использованием двух RS-триггеров. Один из RS-триггеров (ведомый) предназначен для хранения текущего состояния Q₀; снимаемые с его выходов уровни Q₀ и ₀ совместно с информационными сигналами входов J и К используются для формирования нового состояния Q в другом RS-триггере (ведущем), JK-триггер с подобной логической структурой представлен на рис. 4.7,а. Так как каждый из триггеров совместно с элементами И на входах образует схему синхронного RS-триггера, то логическая структура может быть такой, как показано на рис. 4.7,б. Здесь ведущий триггер Тг₁, имеет по две пары связанных операцией И входов J и К.

рис 4.7

 

При уровне лог. 0 на входе С триггер Тг₁, не реагирует на сигналы входов J и К. На синхронизирующий вход триггера Тг₂ при этом подается уровень лог. 1, и состояние ведущего триггера Тг₁ передается ведомому триггеру Тг₂. Оба триггера оказываются в одном и том же состоянии. При переходе на входе С к уровню лог. 1 на синхронизирующий вход триггера Тг₂ через инвертор подается уровень лог. 0 и логическая связь между триггерами обрывается. Триггер Тг₁ устанавливается в состояние Q, определяемое выражением (4.5). Подача вновь на вход С уровня лог. 0 приводит к передаче состояния Q из триггера Тг₁, в триггер Тг₂. Символическое изображение описанного JK-триггера приведено на рис. 4.7,в.

Т-триггер.

На рис. 4.8,а показана логическая структура Т-триггера. При поступлении на вход Т импульса на положительном его фронте ведущий триггер Тг₁, устанавливается в состояние, противоположное состоянию ведомого триггера Тг₂; на отрицательном фронте входного импульса происходит передача состояния триггера Тг₁ в триггер Тг₂.

рис 4.8

На рис. 4.8,б приведено символическое изображение Т-триггера.