Структурная схема процессора

Структурная схема ЦП изображена на рисунке 5.2.

Все функциональные средства по своей структуре разбиваются на следующие устройства:

¨ Центральное устройство управления;

¨ Арифметико-логическое устройство;

¨ Устройство управления памятью;

¨ Сверхоперативное запоминающее устройство;

¨ Устройство предварительной выборки команд и данных;

¨ Интерфейс магистрали.

Центральное устройство управления (ЦУУ) включает дешифратор команд, блок управления и блок прерываний.

 

 

 

Дешифратор команд дешифрирует (декодирует) команды, которые поступают из блока предварительной выборки.

Блок управления (БУ) формирует последовательности управляющих сигналов, которые поступают на все блоки процессора, обеспечивающие выполнение текущей команды и переход к выполнению следующей.

Блок прерывания обеспечивает реакцию ЭВМ на запросы прерываний от различных источников (устройств) внутри и вне ЦП.

Арифметико-логическое устройство (АЛУ) выполняет все арифметические и логические операции ЭВМ. В состав устройства входят:

- сумматоры,

- буферные и рабочие регистры,

- специализированные аппаратные средства (блок ускоренного умножения),

- собственный блок управления (иногда).

Во многих современных процессорах операции с плавающей точкой выполняются в отдельном блоке, который имеет собственные регистры данных, регистры управления и работает параллельно с блоком операций с фиксированной точкой.

Сверхоперативное запоминающее устройство (СОЗУ) – (регистровый файл) содержит регистры общего назначения, в которых хранятся данные и адреса.

Устройство предвыборки команд и данных включает блок предвыборки команд и внутреннюю кэш-память процессора (кэш первого уровня).

Блок предвыборки команд осуществляет формирование очереди команд, причем выборка из памяти осуществляется в промежутках между магистральными циклами команд.

Во внутренней кэш-памяти осуществляется буферизация часто используемых команд и данных. Благодаря этому существенно повышается производительность процессора, сокращается число обращений к ОП.

Устройство управления памятью (диспетчер памяти) предназначено для сопряжения ЦП и подсистемы ввода/вывода с ОП. Оно состоит из блока сегментации и блока страничной адресации, осуществляющих двухступенчатое формирование физического адреса ячейки памяти: сначала в пределах сегмента, а затем в пределах страницы.

Наличие двух этих блоков, их параллельное функционирование обеспечивают максимальную гибкость проектируемой системы.

Сегментация полезна для организации памяти локальных модулей и является инструментом программиста, в то время как страницы позволяют системному программисту эффективно использовать физическую память ЭВМ.

Интерфейс магистрали реализует протоколы обмена (связь по определенным правилам) ЦП с памятью, каналами (контроллерами) ввода/вывода и другими активными устройствами системы ЭВМ. Обмен осуществляется с помощью шин данных, адреса и управления.

В современных суперскалярных процессорах может использоваться от 2 до 6 параллельно работающих исполнительных устройств. Это могут быть:

¨ несколько целочисленных устройств;

¨ устройство плавающей точки (блок FPU);

¨ устройство выполнения переходов;

¨ устройство загрузки/записи.

Устройство выполнения переходов обрабатывает команды условных переходов. Если условия перехода доступны, то решение о направлении перехода принимается немедленно, в противном случае выполнение последующих команд продолжается по предположению (спекулятивно).

Пересылки данных между кэш-памятью данных, с одной стороны, и регистрами общего назначения и регистрами плавающей точки, с другой, обрабатываются устройством загрузки/записи.

 

 

Характеристики процессора

Говоря о внутренней архитектуре процессора, не следует забывать и о его характеристиках, главная из которых – производительность, то есть число итераций, выполняемых за одну секунду. Производительность, в свою очередь, характеризуется радом параметров:

¨ степенью интеграции;

¨ внутренней и внешней разрядностью обработки данных;

¨ тактовой частотой;

¨ памятью, к которой может адресоваться процессор;

¨ объемом и устройством кэш-памяти.

Степень интеграции процессора – число транзисторов, которые могут уместиться на микросхеме.

Например,	для		-	0,029	млн.
	для	i486DX	-	1,2	млн.
	для	Pentium MMX	-	4,5	млн.
	для	Pentium III MMX2	-	9,5	млн.

Внутренняя разрядность данных – количество бит, которое процессор может обрабатывать одновременно. Особенно важна эта характеристика для арифметических команд, выполняемых внутри ЦП.

Внешняя разрядность данных – разрядность системной шины. Тактовая частота современных процессоров превышает 300 МГц, тактовая частота системной шины составляет лишь 66 МГц. В самых последних моделях материнских плат – порядка 100 и 133 МГц, поэтому разрядность системной шины важна для эффективной работы ЦП.

Тактовая частота – количество циклов (или машинных тактов) в секунду, вырабатываемых генератором тактовых сигналов. Современные персональные компьютеры имеют несколько тактовых генераторов, работающих синхронно на различных частотах. Говоря о тактовой частоте системы, имеют в виду тактовую частоту системной шины.

Табл. 5.1.

Характеристики различных процессоров

Тип процессора	Тактовая частота, МГц	Внешняя разрядность данных, бит	Внутренняя разрядность данных, бит
	5, 8, 10
80486 DX	25, 33, 50
80486 DX4	75, 100
Pentium MMX	166, 200, 233, 266
Pentium II/III	400 - 500, 533 и более

Ширина ША, или количество ячеек памяти, к которым может адресоваться процессор.

Ширина ШД, или количество бит данных, которые могут быть одновременно переданы по ШД.