Електрична принципова схема даного ЦП.

Рис.3.1.4. Електрична принципова схема ЦП на базі мультиплексора з сигналами, що подаються на адресні входи .

Перевірка правильності роботи в середовищі комп’ютерного моделювання.

Даним методом синтезу схеми ЦП за таблицею істинності зручно користуватись при виборі старших розрядів багаторозрядного числа (переданого коду) в якості комбінацій вхідних аргументів, що подаються на відповідні адресні входи ().

Проте, на адресні входи може бути передана комбінація будь-яких з вхідних аргументів. Наприклад, , тоді при використанні методу синтезу ЦП за таблицею істинності необхідно зводити цю таблицю за рядками для однакових значень, що подаються на адресні входи.

 

№						Інф.вх.
						D0
						D1
						D2
і т.д.

При різних комбінаціях вхідних аргументів, що подаються на адресні входи, матимемо різні сигнали на інформаційних входах. Тому отримаємо різні варіанти реалізації схеми ЦП на базі мультиплексора.

Рекомендується розглянути всі можливі варіанти реалізації схеми ЦП (при виборі різних комбінацій вхідних аргументів, що подаються на адресні входи) для вибору найбільш економічної мінімізованої схеми.

Для простішого розгляду всіх можливих варіантів реалізації зручніше користуватись методом карт Карно.

Синтез ЦП для реалізації заданої ЛФ на базі мультиплексора за допомогою методу карт Карно.

Розглянемо даний алгоритм на прикладі, що розглядався для синтезу за таблицею істинності.

Як відомо, таблиця істинності та карти Карно є рівнозначними тотожними формами запису ЛФ.

Будуємо карту Карно для п’ятирозрядного коду. Три розряди подаємо на адресні входи , , . Два інших розряди визначають безпосередньо функції, що подаються на інформаційні входи ().

 

		_________ ________
				_________ ________
			___ ___			___ ___

Отже, бачимо, що за допомогою карти Карно зручніше розглядати різні варіанти реалізації ЦП на базі мультиплексора. Кожен стовпець (комбінація вхідних аргументів на адресних входах) визначає номер інформаційного входу. Залишаються ще 2 вхідних аргументи, перебираючи комбінації яких змінюємо ЛФ, що подаються на інформаційні входи.

Наприклад, нехай , тоді . Заповнюємо карту Карно.

		_________ ________
				_________ ________
			___ ___			___ ___
		001	101	111	011	010	110	100	000

Отже, на інформаційні входи подаємо наступні сигнали:

; ; ; .

Зведемо ЛФ, що подаються на входи та до одного базису (за замовчуванням І-НЕ).

;

 

Електрична принципова схема даного ЦП на базі мультиплексора з сигналами, що подаються на адресні входи .

Рис.3.1.5. Електрична принципова схема ЦП на базі мультиплексора з сигналами, що подаються на адресні входи .

Як бачимо, для реалізації сигналів, що подаються на інформаційні входи, необхідно використати одну мікросхему К155ЛА3 та мультиплексор К155КП5.

Дана схема є більш мінімізованою в порівнянні зі схемою рис.3.1.4.

Таким чином видно, що підбір різних варіантів комбінацій вхідних аргументів, що подаються на адресні входи є важливим при реалізації схем ЦП.

Порядок виконання роботи

Варіанти завдань.

І завдання

Варіанти завдань на виконання даного завдання лабораторної роботи №3 відповідають варіантам завдань лабораторної роботи №2 (табл.2.2.1).

За варіантом реалізувати ЦП на базі мультиплексора (за замовчуванням на мікросхемі К155КП5).

ІІ завдання

Реалізувати ЦП на базі мультиплексора (мікросхема К155КП5) для перевірки правильності передачі 5тирозрядного коду.

При спрацюванні вірної комбінації чисел на вході сигнал на виході пристрою приймає значення логічної «1», в протилежних випадках – 0.

В таблиці 3.2.1 представлені комбінації кодів.

Таблиця 3.2.1. Варіанти завдань до лабораторної роботи №3.ІІ

№ за списком	№ варіанту	Завдання
1;8;15		2; 3; 4; 6; 10; 11; 13; 15; 16; 20; 21; 22; 26; 29; 30; 31
2;9;16		0; 2; 4; 5; 11; 12; 13; 16; 17; 18; 20; 24; 25; 26; 27; 28; 29; 30
3;10;17		1; 3; 5; 6; 7; 12; 13; 14; 15; 17; 18; 20; 22; 23; 26; 28; 30; 31
4;11;18		0; 1; 3; 7; 8; 11; 12; 15; 17; 19; 21; 23; 26; 31
5;12;19		3; 4; 5; 6; 8; 9; 13; 15; 16; 17; 18; 19; 20; 21; 22; 25; 27; 30; 31
6;13;20		2; 3; 5; 10; 13; 14; 19; 21; 23; 28; 30; 31
7;14;21		3; 6; 7; 9; 11; 12; 16; 20; 22; 24; 25; 28; 29; 30

Підготовка до виконання лабораторної роботи.

І завдання

За варіантом завдання записати мінімізовану ЛФ, її таблицю істинності, таблицю істинності реалізації даної ЛФ на базі мультиплексора. Синтезувати за таблицею істинності схему ЦП, відобразити електричну принципову схему даного ЦП та перевірити правильність роботи схеми в середовищі комп’ютерного моделювання.

ІІ завдання

За варіантом завдання скласти таблицю істинності ЛФ, скласти таблицю істинності реалізації схеми ЦП на базі мультиплексора (подати на адресні входи комбінацію аргументів ) та скласти вирази для ЛФ, що подаються на інформаційні входи. Відобразити електричну принципову схему ЦП. Побудувати карту Карно за завданням, обравши в якості комбінації вхідних аргументів для адресних входів комбінацію . Скласти вирази для ЛФ, що подаються на інформаційні входи та відобразити електричну принципову схему. Обрати з цих варіантів найбільш мінімізовану схему для її реалізації на макеті в лабораторії та перевірити правильність її роботи в середовищі комп’ютерного моделювання.

Виконання лабораторної роботи.

1. Зібрати макет та здійснити його налагодження (для завдання І та ІІ).

2. Змінюючи значення вхідних аргументів (, , І завдання та ІІ завдання) скласти таблицю істинності логічної функції, реалізованої на макеті. Переконатися в правильності роботи схеми.

3. Зробити висновки по завершенні лабораторної роботи та оформити звіт. Форму протоколу наведено в додатку 4.

Зміст протоколу.

üмета роботи;

üпостановка задачі;

І завдання:

üваріант завдання – логічна функція;

üтаблиця істинності логічної функції;

üтаблиця істинності реалізації даної ЛФ на базі мультиплексора;

üелектрична схема ЦП, що реалізує задану ЛФ;

üрезультати моделювання схеми на комп’ютері (PrintScreen програми);

üтаблиця істинності реалізованої на макеті схеми;

üпорівняння таблиці істинності синтезованого виразу та реалізованої схеми, перевірка правильності роботи схеми;

üвисновки по роботі за І завданням.

ІІ завдання:

üваріант завдання;

üтаблиця істинності логічної функції за завданням;

üтаблиця істинності реалізації даної ЛФ на базі мультиплексора при комбінації вхідних аргументів, що подаються на адресні входи ;

üвирази для ЛФ, що подаються на інформаційні входи мультиплексора;

üелектрична принципова схема ЦП;

üкарта Карно для другого варіанту комбінації вхідних аргументів, що подаються на входи мультиплексора ();

üвирази для ЛФ, що подаються на інформаційні входи мультиплексора при ;

üелектрична принципова схеми ЦП;

üсхема ЦП з мінімальною кількістю елементів;

üвисновки по роботі за ІІ завданням.

Контрольні питання.

1. Принцип дії мультиплексора.

2. Побудова ЦП на базі мультиплексорів.

3. Мультиплексор як універсальний логічний пристрій.

 

ЛАБОРАТОРНА РОБОТА №4

Дослідження цифрових послідовних схем (автомати з пам’яттю)

Мета роботи.

Оволодіння навичками розробки електричних принципових схем цифрових автоматів з пам’яттю (лічильника імпульсів – синхронного з паралельним перенесенням та асинхронного); їх збирання та налагодження.

Постановка задачі.

Реалізувати у вигляді працюючого макету ЦП з заданими технічними характеристиками, використавши запропоновані мікросхеми тригерів та комбінаційної логіки. Провести ладнання макету та підтвердити правильність його функціонування.

4.1. Короткі теоретичні відомості

Основні положення. Визначення.

Тригер – пристрій, що має два сталих стани виходу «0» або «1». Керування станами JK-тригера здійснюється сигналами «J»та «К» на входах тригера, переключення відбувається в момент перепаду рівня на тактовому вході «С». Як вказано на рис.4.1.1 переключення відбувається по передньому фронту тактуючого імпульсу (при переході від «0» до «1»). Тригер має 2 виходи – з прямим та інверсним значенням.

Сигнал «J» - сигнал «Установлення», тобто при подаванні на вхід «J» логічної «1» на виході тригера встановиться сигнал логічної «1». Сигнал «К» - сигнал «Скидання», тобто при подаванні на вхід «К» логічної «1» на виході тригера встановиться сигнал логічної «0».

 

 

Рис.4.1.1. JK-тригер.

Роботу тригера можна описати за допомогою таблиці переходів.

Таблиця 4.1.1. Таблиця переходів JK-тригера.

J	K
	x
	x
x
x

стан виходу тригера до подачі тактового імпульсу (початковий стан); стан виходу тригера після подачі тактового імпульсу;знак «х» означає, що при будь-якому сигналі на вході тригера («1» або «0»), стан виходу залишається таким, як вказано в таблиці.

Приклад реалізації цифрового автомату на основі JK-тригерів.

Завдання. Синтезувати схему додавального лічильника з модулем лічби М=8.

Виконати синтез синхронного лічильника.

1. Зобразити діаграми переходів станів цифрового автомату.

Рис.4.1.2. Діаграма станів лічильника

Необхідна кількість тригерів N розраховується за формулою , можлива кількість станів автомата.

2. Побудувати таблицю переходів (станів) кожного тригера, що входить до складу пристрою, що проектується.

За табл. 4.1.1 заповнюємо наступну таблицю.

Наприклад, вхідні сигнали тригера ТТ2 визначаємо за значеннями вихідного сигналу . В першому, другому та третьому рядку сигнал значення не змінює – встановлений «0» – сигнал (встановлення «1» не відбувається), . В четвертому рядку сигнал змінює значення з «0» на «1», тому на вхід подаємо логічну «1», . В п’ятому – сьомому рядках зберігає значення «1», тому на вхід подаємо «0» (скидання на нуль не відбувається), . В останньому рядку таблиці відбувається скидання сигналу з «1» в «0», тому , .

Аналогічно заповнюється таблиця для сигналів
та .

Таблиця 4.1.2. Таблиця переходів JK-тригерів, що входять до складу схеми синхронного лічильника.

		0 x	0 x	1 x
		0 x	1 x	x 1
		0 x	x 0	1 x
		1 x	x 1	x 1
		x 0	0 x	1 x
		x 0	1 x	x 1
		x 0	x 0	1 x
		x 1	x 1	x 1

3. Визначити сигнали на входах кожного тригера.

.

З таблиці видно, що можна записати .

Для визначення сигналів та побудуємо карти Карно.

___ ___       x x     x x     ___ ___

___ ___     x     x x     x   ___ ___

 

4. Побудувати функціональну схему роботи ЦП.

Рис.4.1.3. Функціональна схема синхронного лічильника

Кожен тригер схеми трактується одним тактуючим сигналом «clock».

Примітка. Якщо сигнали на входах тригерів необхідно мінімізувати – звести їх до одного базису (за замовчуванням І-НЕ).

5. Побудувати електричну принципову схему ЦП (за замовчуванням JK-тригер – мікросхема К155ТВ1 (Додаток1)).

Примітка. Тригери виготовлені на мікросхемі К155ТВ1 мають по три входи J, які між собою з’єднані логічним оператором «І». Входи та інвертовані Reset та Set відповідно, тому можуть бути задіяні низьким потенціалом, тобто логічним «0». Подаючи «0» на вхід на виході тригера встановлюється низький рівень сигналу, на вхід високий рівень.

В даній мікросхемі переключення відбувається в момент перепаду рівня на тактовому вході «С» з «1» до «0», тобто по задньому фронту тактуючого сигналу.

6. Провести перевірку правильності роботи схеми в середовищі комп’ютерного моделювання. (В середовищі комп’ютерного моделювання необхідно, щоб всі входи були підключені – на незадіяні входи J та К подати логічну «1», на входи та – також логічну «1»).

7. Зобразити часові діаграми сигналів на входах та виходах тригерів.

Для побудови часових діаграм спочатку необхідно зобразити послідовність тактових імпульсів. По задньому фронту тактових імпульсів розділяємо часовий інтервал на проміжки переключення сигналів.

За табл. 4.1.2 спочатку визначаємо сигнали на виході тригерів . Далі можна відобразити інвертовані значення сигналів на виході , , . За цими значеннями та за визначенням сигналів на входах (п.3) можна відобразити часові діаграми сигналів на входах тригерів , , , , , .

Рис.4.1.4. Часові діаграми сигналів на входах та виходах синхронного лічильника

Примітка. При побудові часових діаграм вказується один період сигналів і хоча б одне значення наступного періоду.

Виконати синтез асинхронного лічильника.

1. За часовими діаграмами (рис.4.1.4) визначити тактуючі сигнали, що подаються на входи тригерів.

Оскільки сигнал на виході тригера ТТ0 змінює своє значення найчастіше, то даний тригер тактується сигналом тактування «clock».

Принцип побудови асинхронного лічильника полягає в тому, що тригери в схемі можуть тактуватись сигналами на виходах один одного.

За рис.4.1.4 визначаємо, що сигнал тактування тригеру ТТ1 може подаватись з виходу тригеру ТТ0. Оскільки в момент переключення сигналу сигнал переходить від «1» до «0».

Аналогічно, для тригеру ТТ2 тактуючим сигналом буде сигнал , бо при переключенні значень сигналу є перехід сигналу від «1» до «0».

2. Побудувати таблицю переходів (станів) кожного тригера, що входить до складу пристрою, що проектується.

Оскільки тригер ТТ0 тактується сигналом «clock», сигнали
залишаються незмінними.

В момент переходу від «1» до «0» та навпаки визначаємо сигнали та , для інших випадків (збереження значень «1» та «0») на входи та може бути подано будь-який сигнал, тобто в таблиці ставимо знак «х».

Таблиця 4.1.3. Таблиця переходів JK-тригерів, що входять до складу схеми асинхронного лічильника.

		x х	x х	1 x
		x х	1 х	x 1
		x х	x х	1 x
		1 х	х 1	x 1
		x х	x х	1 x
		x х	1 х	x 1
		x х	x х	1 x
		x 1	х 1	x 1

3. Визначити сигнали на входах кожного тригера.

Отже, маємо .

4. Побудувати функціональну схему роботи ЦП.

Рис.4.1.5. Функціональна схема асинхронного лічильника.

5. Побудувати електричну принципову схему ЦП (за замовчуванням JK-тригер – мікросхема К155ТВ1 (Додаток1)).

6. Провести перевірку правильності роботи схеми в середовищі комп’ютерного моделювання.

7. Зобразити часові діаграми сигналів на входах та виходах тригерів.

Порядок виконання роботи

Варіанти завдань.

Синтезувати цифровий автомат – синхронний та асинхронний лічильник за варіантом завдання. Варіанти завдань на виконання лабораторної роботи №4наведені в табл.4.2.1.

Таблиця 4.2.1. Варіанти завдань на виконання лабораторної роботи №4.

№ за списком	№ варіанту	Завдання
1;8;15		Лічильник додавальний з модулем лічби М=5
2;9;16		Лічильник віднімальний з модулем лічби М=5
3;10;17		Лічильник додавальний з модулем лічби М=6
4;11;18		Лічильник віднімальний з модулем лічби М=6
5;12;19		Лічильник додавальний з переходом станів 1 5
6;13;20		Лічильник додавальний з переходом станів 1 6
7;14;21		Лічильник віднімальний з переходом станів 6 1

Підготовка до виконання лабораторної роботи.

Синтез схеми синхронного лічильника

1. Визначити кількість тригерів, необхідних для реалізації заданого коефіцієнту лічби.

2. Зважаючи на заданий тип тригера (визначається типом відповідної мікросхеми – за замовчуванням, мікросхема К155ТВ1 (аналог 7472, SN7472N, SN7472J), тобто JK-тригер) записати таблицю його переходів.

3. Побудувати таблицю переходів (станів) кожного тригера, що входить до складу пристрою, що проектується.

4. Побудувати карти Карно для сигналів на входах кожного тригера.

5. Отримати мінімізовані функції для сигналів на входах кожного тригера.

6. Привести отримані логічні функції до заданого базису (за замовчуванням – базис І-НЕ).

7. Розробити функціональну логічну схему пристрою.

8. Ознайомитись з довідковими даними заданих мікросхем та розробити електричну принципову схему ЦП (Додаток1).

9. Побудувати часові діаграми на входах-виходах тригерів.

10. Провести перевірку синтезу схеми в пакеті комп’ютерного моделювання.

Синтез схеми асинхронного лічильника

1. За часовими діаграмами (п.9 для синтезу синхронного лічильника) побудувати функціональну схему ЦП.

2. Розробити електричну принципову схему ЦП.

3. Провести перевірку синтезу схеми в пакеті комп’ютерного моделювання.

Виконання лабораторної роботи.

1.Встановити задані мікросхеми в панелі базового шасі.

2.Підключити виходи тригерів до світлодіодів, розміщених на монтажному полі.

3.З'єднати між собою тактові входи тригерів і підключити їх до виходу генератора тактових імпульсів, який вмонтовано в базове шасі.

4.Подати напругу на базове шасі. Подати на входи J та K сигнали, що відповідають логічній «1» (для ТТЛ-схем серій 155, 555, як відомо, можна залишити вхід «у повітрі») і при подачі тактових імпульсів згідно таблиці переходів перевірити правильність переключення тригерів (перевірити «прямі» та «інверсні» виходи тригерів).

5.Послідовною фіксацією логічного «0» на входах Jперевірити чи встановлюється сигнал логічного «0» на виходах тригерів.

6.Послідовною фіксацією логічного «0» на входах К перевірити чи встановлюється сигнал логічної «1» на виходах тригерів.

7.Після перевірки тригерів зібрати синтезовану схему синхронного лічильника.

8.Подачею поодиноких імпульсів перевірити відповідність роботи схеми заданому алгоритму.

9.Зібрати синтезовану схему асинхронного лічильника.

10.Подачею поодиноких імпульсів перевірити відповідність роботи схеми заданому алгоритму.

Зміст протоколу.

üмета роботи;

üпостановка задачі;

üваріант завдання;

üдіаграма переходів стану цифрового автомату;

Синтез синхронного лічильника

üтаблиця переходів (станів) кожного тригера, що входить до складу пристрою, що проектується;

üсигнали, що подаються на входи Jта К тригерів;

üфункціональна схема роботи ЦП;

üелектрична принципова схема роботи ЦП;

üрезультати комп’ютерного моделювання схеми;

üчасові діаграми сигналів на входах та виходах тригерів;

Синтез асинхронного лічильника

ü за часовими діаграмами сигналів на входах та виходах тригерів визначити сигнали тактування для кожного тригера;

ü таблиця переходів (станів) кожного тригера, що входить до складу пристрою, що проектується;

ü сигнали, що подаються на входи Jта К тригерів;

ü функціональна схема роботи ЦП;

ü електрична принципова схема роботи ЦП;

ü результати комп’ютерного моделювання схеми;

ü висновки

Контрольні питання.

1. Описання роботи JK-тригера за допомогою таблиці станів.

2. Синхронні та асинхронні цифрові автомати. Переваги та недоліки.

3. Таблиця станів (переходів) автомата. Часові діаграми вхідних та вихідних сигналів.

4. RS-тригер. Принцип роботи.

5. D-тригер. Принцип роботи.

 

ЛАБОРАТОРНА РОБОТА №5

Дослідження арифметичних цифрових схем

Мета роботи.

Оволодіння навичками розробки електричної принципової схеми циф­рового пристрою з використанням арифметико-логічного пристрою (АЛП) та елементів пам'яті (регістрів), його збирання і ладнання.

Постановка задачі.

Реалізувати у вигляді працюючого макету ЦП з заданими технічними характеристиками, використавши запропоновані мікросхеми регістра, АЛП та комбінаційної логіки.

Провести ладнання макету та підтвердити правильність його функціо­нування.

5.1. Короткі теоретичні відомості

АЛП - комбінаційний пристрій, що дозволяє реалізувати різні логічні та арифметичні функції Р, аргументами яких є двійкові числа А і В.

Накопичувальний суматор - цифровий пристрій, на виходах якого фор­мується сума послідовності багаторозрядних двійкових чисел. З кожним тактовим імпульсом сигнали з виходів суматорів записуються в регістрах і подаються для сумування з наступним числом. Отже, в регістрах буде формуватися значення накопичуваної суми.

Накопичувальний віднімач - цифровий пристрій, на виходах якого фо­рмується різниця послідовності багаторозрядних двійкових чисел, які по­даються на його входи одне за одним (для виконання операції віднімання – прямий код вхідного числа слід перевести в доповнюючий код).

Перетворення прямого коду в зворотній та доповнюючий коди.

Перетворення прямого коду в зворо­тній код здійснюється інверсією всіх розрядів, крім знакового, якщо число від'ємне і число залишається при перетворенні без зміни, якщо число до­датне.

Примітка. Роль знаку двійкового числа виконує старший розряд цього числа: 0 – число додатне, 1 – число від'ємне.

Перетворення прямого коду в доповнюючий код здійснюється ін­версією всіх розрядів, крім знакового, якщо число від'ємне і додавання одиниці молодшого розряду. Додатне число при перетворенні не зміню­ється.

Мікросхема АЛП. Принцип роботи.

В даній роботі використовується мікросхема АЛП К155ИП3 (рис.5.1.1).

Рис. 5.1.1. Мікросхема К155ИП3.

Виводи цієї мікросхеми такі:

1 – інформаційний вхід молодшого розряду В0;

2 – інформаційний вхід молодшого розряду А0;

3,4,5,6 – входи "вибір функції";

7 – вхід "перенос" CD

8 – вхід "режим роботи" (М);

9 – вихід " утворення функції" F0);

10,11 – вихід " утворення функції" (F1, F2);

12 – загальний;

13 – вихід " утворення функції" (F3);

14 – вихід "порівняння" (К);

15 – вихід "розповсюдження переносу" (Р);

16 – вихід "перенос" (С4);

17 – вихід "утворення переносу" (G);

18,19 – інформаційні входи старшого розряду (В3,А3);

20, 21 – інформаційні входи (В2,А2);

22,23 – інформаційні входи молодшого розряду (В1,А1);

24 - напруга живлення.

АЛП має входи операндів А і В, входи вибору операцій S3, S2,S1, S0, вхід переносу і вхід M (Mode), сигнал якого визначає тип операції, що виконується (1 – логічна, 0 – арифметико-логічна).

При синтезі цифрового пристрою, що реалізує функцію, без за діяння входу – на нього слід подати логічну 1 (або залишити «у повітрі», враховуючи особливість схем ТТЛ).

Результат операції визначається на виходах F, виходи G і H дають функції генерації та прозорості, що використовуються для організації паралельних переносів при нарощуванні розмірності АЛП.

Всі можливі комбінації фу­нкцій, які реалізує АЛП наведені в табл. 5.1.(+ - логічна операція АБО, плюс - арифметичне додавання, - сума за модулем 2):

 

Таблиця 5.1.1. Комбінації функцій, які реалізує АЛП.

	Значення вх. Si	Логічні функції	Арифметико-логічні функції

Універсальний регістр.

Для накопичування результату операції використовується універсаль­ний регістр – мікросхема К155ИР1(рис. 5.1.2).

Рис. 5.1.2. Мікросхема К155ИР1.

Виводи цієї мікросхеми такі:

1 –інформаційний вхід VI;	2 – вхід першого розряду D1;
3 – вхід першого розряду D2;	4 – вхід першого розряду D3;
5 – вхід першого розряду D4;	6 –вхід вибору режиму V2;
7 – загальний;	8 – вхід синхронізації С2;
9 – вхід синхронізації С1;	10 – вихід четвертого розряду;
11 – вихід третього розряду;	12 – вихід другого розряду;
13 – вихід першого розряду;	14 – напруга живлення.

Внутрішня структура даного регістру представлена на рис.5.1.3.

Рис.5.1.3. Внутрішня структура регістру.

Мікросхема К155ИР1 – чотирьохрозрядний регістр зсуву, що дозволяє виконувати послідовний та паралельний запис інформації в тригери регістра, послідовне та паралельне зчитування інформації, зсув інформації. Вхід С1 мікросхеми слугує для подачі позитивних тактових імпульсів, що зсувають інформацію, причому зсув відбувається при спаданні імпульсів. Подаючи позитивний імпульс на вхід С2 при його спаданні, відбувається запис інформації в тригери регістра інформації зі входів D1 – D4. Лише при наявності логічної одиниці на керуючому вході V2 може відбуватися запис інформації зі входів D1 – D4 та зсув – при наявності логічного нуля. Вхід D0 використовується для послідовного запису, який відбувається в режимі зсуву.

Приклад реалізації ЦП на базі АЛП.

Розглянемо приклад реалізації схеми за допомогою АЛП.

Синтезувати схему ЦП для перевірки правильності прийнятого коду.

Нехай стоїть задача контролю роботи віддаленої системи (напр., супутника) по каналу зв’язку за допомогою послідовної передачі відомого коду. Якщо прийнятий код є правильним, то система працює вірно, якщо ж є будь-які відмінності в прийнятому коді – відбувся збій в роботі системи.

Нехай на вхід А мікросхеми К155ИП3 подається чотирьохрозрядний відомий код (для порівняння), а на вхід В – також чотирьохрозрядний код, що імітує прийнятий від системи сигнал.

Для реалізації необхідної логічної функції подамо на вхід , а на входи , тобто виконується логічна функція .

Дану функцію обрано, виходячи з таблиці істинності елементу логіки «виключного АБО» ():

Таблиця 5.1.2. Таблиця істинності «виключного АБО».

A	B

 

Видно, що при неспівпадінні бітів числа А та числа B на виході маємо значення логічної одиниці, після інверсії () – логічного нуля.

Для виведення остаточного результату використаємо мультиплексом – мікросхема К155КП1 (рис.5.1.4), що підключений до виходів АЛП.

Рис. 5.1.4. Мікросхема К155КП1.

Входи 1 – 8 – інформаційні входи D7 – D0; 16 – 23 – інформаційні входи D15 – D8; 11,13,14,15 – адресні входи; 9 – вхід стропування та 10 – вихід мультиплексора.

Таблиця істинності для сигналів на входах та виходах мультиплексора має наступний вигляд (табл.5.1.3).

Таблиця 5.1.3. Таблиця істинності роботи мультиплексора.

Сигнали з виходу АЛП	Сигнал на виході Y	Сигнали на інф. вх. (з урахуванням інверсії на виході)
F3	F2	F1	F0
					D0=1
					D1=1
					D2=1
					D3=1
					D4=1
					D5=1
					D6=1
					D7=1
					D8=1
					D9=1
					D10=1
					D11=1
					D12=1
					D13=1
					D14=1
					D15=0

 

Отже, лише у випадку, коли на виході АЛП , тобто при співпадінні всіх бітів чисел А і В маємо на виході схеми ЦП значення логічної одиниці, в інших випадках – якщо хоча б один з бітів чисел А і В не співпадають – отримаємо сигнал на виході рівний логічному нулю.

Електрична схема реалізованого ЦП.

На рис. 5.1.5 представлена електрична принципова схема цифрового пристрою перевірки правильності прийнятого коду на базі АЛП.

Рис.5.1.5. Електрична принципова схема ЦП.

Порядок виконання роботи

Варіанти завдань.

Реалізувати ЦП, який виконує алгоритм роботи заданий варіантом завдання. Варіанти завдань представлені в табл.5.2.1.

Таблиця 5.2.1. Варіанти завдань на виконання лабораторної роботи №5.

№ вар.	Алгоритм роботи ЦП
1; 6; 11; 16	Накопичувальний суматор
2; 7; 12; 17	Накопичувальний віднімач
3; 8; 13; 18	Перетворювач прямого коду зі знаком в доповнюючий
4; 9; 14; 19	Перетворювач прямого коду без знаку в доповнюючий
5; 10; 15; 20	Перетворювач прямого коду зі знаком в зворотній

Підготовка до виконання лабораторної роботи.

1. Розробити функціональну схему цифрового пристрою.

2. Ознайомитись з довідковими даними заданих мікросхем і розробити електричну принципову схему ЦП.

Виконання лабораторної роботи.

1. Зібрати макет та здійснити його налагодження.

2. Перевірити правильність роботи схеми.

3. Зробити висновки по завершенні лабораторної роботи та оформити звіт. Форму протоколу наведено в додатку 5.

Зміст протоколу.

üмета роботи;

üпостановка задачі;

üваріант завдання;

üвибір за табл. 5.1.1. функцію, що буде реалізовуватись на АЛП;

üфункціональна схема ЦП;

üелектрична схема ЦП;

üвисновки по роботі.

Контрольні питання.

1. Принцип роботи арифметико-логічного пристрою.

2. Перетворення прямого коду в зворотній зі знаком та без знаку.

3. Перетворення прямого коду в доповнюючий зі знаком та без знаку.

4. Принцип роботи універсального регістра.

 

СПИСОК РЕКОМЕНДОВАНОЇ ЛІТЕРАТУРИ

1. Точчи Р.Дж., Уидмер Н.С. Цифровые системы. Теория и практика: Пер. с англ. – М.: Издательский дом "Вильямс", 2004. – 1024 с.

2. Угрюмов Е.П. Цифровая схемотехника. Учебное пособие для вузов. – 2-е изд.: БХВ-Петербург, 2004. – 800 с.

3. Уилкинсон Б. Основы проектирования цифровых схем.: Пер. с англ. – М.: Издательский дом "Вильямс", 2004. – 320 с.

4. Зельдин Е.А. Цифровые интегральные микросхемы в информационно- измерительной аппаратуре. – Л.: Энергоатомиздат, 1986. – 280 с.

5. Хоровиц П., Хилл У. Искусство схемотехники: в 2 томах. Пер. с англ. – М.: Мир, 1983. – Т.1. 598 с.

6. Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретних уст- ройств на интегральних микросхемах: Справочник – М.:Радио и связь, 1990. – 304с.

7. Нефедов А.В. Интегральние микросхемы и их зарубежные аналоги: Справочник. Том 2. – М.: РадиоСофт, 1998. – 640 с.

8. Перельман Б.Л., Шевелев В.И. Отечественные микросхемы и зарубе­жные аналоги. Справочник. "НТЦ Микротех", 1998. – 376 с.

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ

«КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ»

Радіотехнічний факультет

Кафедра радіоприймання та оброблення сигналів

 

ЗВІТ

з виконання лабораторної роботи №1

Вивчення особливостей роботи базових логічних елементів

по дисципліні Схемотехніка електронних апаратів

 

 

Роботу виконав

студент __ курсу, групи _________

_____________________________

 

Київ 2013

Мета роботи.

Вивчення особливостей роботи та порівняльний аналіз базових логічних елементів різних серій.

Постановка задачі.

В середовищі комп’ютерного моделювання вивчити роботу базових логічних елементів. Зняти основні характеристики. Провести порівняльний аналіз.

Варіант завдання.

________________________________________________________________

І Технологія виготовлення ЛЕ за варіантом

Електрична принципова схема базового ЛЕ. Перша комбінація вхідних аргументів.

І Технологія виготовлення ЛЕ за варіантом

Електрична принципова схема базового ЛЕ. Друга комбінація вхідних аргументів.

ІІ Технологія виготовлення ЛЕ за варіантом

Електрична принципова схема базового ЛЕ. Перша комбінація вхідних аргументів.

ІІ Технологія виготовлення ЛЕ за варіантом

Електрична принципова схема базового ЛЕ. Друга комбінація вхідних аргументів.

Результати моделювання роботи ЛЕ на комп’ютері за варіантом.

· моделювання роботи ЛЕ з високим рівнем напруги на виході

· моделювання роботи ЛЕ з низьким рівнем напруги на виході

· порогове значення напруг для переключення ЛЕ з одного логічного стану до іншого

Висновки по роботі (порівняння ЛЕ за різними технологіями виготовлення за швидкодією, завадостійкістю).

________________________________________________________________________________________________________

Контрольні питання:

1. Принцип роботи базового ЛЕ ТТЛ при різних значеннях вхідних напруг.

2. Принцип роботи базового ЛЕ ТТЛШ при різних значеннях вхідних напруг.

2. Принцип роботи базового ЛЕ на КМОП при різних значеннях вхідних напруг.

3. Сприймання ЛЕ різних технологій виготовлення непідключених вході