1. . .
2. .
3. .
4. . .
5. . .
6. -.
7. .
8. .
9. .
10. . NOR. , n .
11. . NAND. , n .
12. . AND. , n .
13. . OR. , n .
14. .
15. . . .
16. .
17. . .
18. . .
19. .
20. . . .
21. . . .
22. . . .
23. . - . .
24. . - . .
25. . , . .
26. . -. .
27. . -. .
28. . . .
29. . .
30. . .
31. . .
32. . .
33. . .
34. . .
35. .
36. . .
37. . . .
38. . . .
39. . . .
|
|
|
40. . . .
41. .
42. . .
43. . .
44. .
45. .
46. . . ().
47. (FPGA).
48. ModelSim.
49. VHDL.
50. . .
51. () VHDL. .
52. . . . STD_LOGIC.
53. . .
54. . D-, , .
55. VHDL. D- VHDL.
56. . RS- VHDL.
57. . . . RS-.
58. VHDL. .
59. generic. .
60. . . .
61. STD_LOGIC. .
62. wait. .
63. assert. .
64. . .
65. .
66. . .
67. . . .
68. . . .
69. . .
70. , . .
71. - . .
72. . .
73. .
74. . .
75. . .
76. . . .
77. . .
78. RS- - ( ). . . , .
79. RS- - ( ). . . , .
80. RS- -. . . , .
81. RS- . .
82. D- -. . . . VHDL.
|
|
|
83. D-. D-, . . . .
84. D-. D-, . . . .
85. . D- VHDL.
86. -. . . .
87. -. . . . D- VHDL.
88. JK-. . . . D- VHDL.
89. JK-. . . . D- VHDL.
90. . . .
91. , . . .
92. . .
93. .
94. . . .
95. - . . . . .
96. - . . .
97. . .
98. . .
99. . .
100. . . . .
101. . . . .
102. .
103. . . . . .
104. .
105. . . . . .
106. .
107. . . . .
108. . . .
109. . . .
110. .
111. .
112. - .
113. .
114. . . .
115. .
116. - . .
117. .
118. . .
119. . .
120. Chipset.
121. . .
122. . .
123. .
124. .
125. -. .
126. .
127. Plug & Play. . .
128. Plug & Play.
129. . .
130. -.
131. .
|
|
|
132. .
133. . .
134. .
135. .
136. .
137. PC .
138. Pentium .
139. .
140. .
141. .
142. . .
143. .
144. .
145. .
146. .
147. . . .
148. .
149. .
150. . .
151. . .
152. .
153. 43.
154. .
155. .
156. .
157. .
158. .
159. .
160. . , , .
161. .
162. .
163. . .
164. .
165. . - .
166. . .
167. . .
168. .
169. .
170. - .
171. .
172. . .
173. .
174. , .
175. .
176. . .
177. . .
178. .
179. .
180. .
181. .
182. .
183. .
184. . .
185. .
186. .
187. .
188. .
189. .
190. . . .
191. . .
192. . .
193. .
194. .
