Апаратура високошвидкісного тестування ВІС

Стандартна діагностична апаратура забезпечує внутрісхемну перевірку і функціональне тестування, що виявляють 90—95 % усіх дефектів. Інші 5 % дефектів можна визначити лише з використанням апаратури високошвидкісного тестування (АВТ), що забезпечує всі основні види тестування ДВ, що містять ВІС.

Крім того, вона дозволяє на великій швидкості (з частотою тестуючих сигналів 2 МГц) перевіряти такі параметри, як затримки, фронти сигналів, виявляти дефекти, викликані взаємним впливом мікросхем.

Розглянемо основні принципи організації і структуру АВТ. Вона включає 4 основних вузли (мал. 1): плату інтерфейсу системного процесора; плату програмного керування; плату канального процесора; плату високошвидкісної оперативної пам'яті, що складає з 5 секцій по 1024 біт.

Апаратура виконана в модульному виконанні, що забезпечує можливість її автономного використання в інших системах.

Інтерфейс процесора високошвидкісного тестування забезпечує прямий зв'язок між центральним процесором і АВТ. Ця плата не тільки виконує звичайні функції передачі даних, але і забезпечує керування прямим доступом у пам'яті АВТ.

Можливість керувати прямим доступом до пам'яті дозволяє передавати дані безпосередньо як у центральний і канальний процесори, так і в оперативну пам'ять АВТ. Швидкодіюча оперативна пам'ять забезпечує характеристики, необхідні при записі і витягу тестових впливів, записи і витяги результатів тестування в реальному масштабі часу.

Плата інтерфейсу містить наступні основні елементи: лічильник адреси; лічильник слів даних; буфер шини даних; пристрій керування прямим доступом до пам'яті; пристрій контролю і керування станом системи.

Плата високошвидкісного програмного керування виконує різні функції. Головні з них: установка режимів тестування; передача даних на канальний процесор і канальну пам'ять; комутування даних канального процесора і пам'яті; забезпечення самоконтролю каналів швидкого тестування; забезпечення прийому і передачі з елементів, що мають різні рівні логічних сигналів.

Плата високошвидкісного програмного керування забезпечує ефективний обмін між центральним і канальним процесорами за рахунок прямого доступу до пам'яті і 16-розрядної структури шин даних. Ця комбінація забезпечує швидку зміну і зчитування даних з оперативної пам'яті.

Можливість комплексної самоперевірки завжди важлива для АСКД як перед початком роботи, так і в процесі її експлуатації. Звичайно через недостачу часу в системах проводиться лише часткова перевірка. Унаслідок високої швидкості роботи АВТ забезпечує повну перевірку устаткування за час, що раніш витрачалося на часткову перевірку. Основні функції комплексної самоперевірки включені в плату високошвидкісного програмного керування і забезпечують можливість швидкої і надійної перевірки технічного стану апаратурних засобів.

Плата програмного керування включає наступні елементи: регістри стану і керування; генератор логічних рівнів; буфер шин даних; тригер адреси; буфер адреси; лічильник адреси; селектор функцій керування; буфер шини керування; тригер функціонального керування; пристрою самоперевірки.

Плата канального процесора забезпечує можливість використання мікропроцесора для керування високошвидкісною пам'яттю. У пристрої використовується схема включення процесора, що забезпечує широкі можливості прийому і передачі даних при керуванні пам'яттю. Канальний процесор організує також стиск даних при їхньому записі в пам'ять, що при обмеженому обсязі пам'яті дозволяє одержати інформацію для досить детального тестування БІС. Стиск даних здійснюється завдяки використанню оперативної пам'яті з можливістю побітової зміни даних (CBRO — Chang Bit RAM Operation).

Канальний процесор забезпечує можливості умовного і безумовного діагностування завдяки використанню підпрограм і системи переривань із глибиною, рівною 5; використанню циклів; використанню умовного і безумовного звертання до чи підпрограм групам різних даних. Процесор передбачає індикацію даних.

На додаток до широких можливостей керування комутацією канальний процесор забезпечує також програмувальні високошвидкісні сигнали часової синхронізації, необхідні для керування тестуванням і виміром відповідних сигналів у реальному масштабі часу. Одночасно тут же генеруються додаткові сигнали, необхідні при налагодженні програми. Ці сигнали можуть бути запрограмовані з пульта керування.

Програмувальні строби тестування і виміри формуються процесором від генератора 20 мГц із кварцовою стабілізацією частоти. Частота надходження тестуючих стробів програмується в чотирьох діапазонах від 1 кГц до 2 Мгц, з роздільною здатністю 50 нс. Строб виміру програмується з роздільною здатністю 50 нс у діапазоні, що відповідає надходженню тестуючих стробів. Цей строб може виникнути не раніше, ніж за 200 нс після появи тестуючого строба і закінчується не пізніше, ніж за 50 нс до появи наступного тестуючого строба.

Плата канального процесора включає наступні елементи: тригер стану; тригер керування; канальна пам'ять; генератор адреси; тригер адреси; комутатор шини адреси; прийомний регістр шини адреси; буфер шини керування; програмувальний генератор тимчасових інтервалів; кварцовий стабілізатор і дешифратор; комутатор керування виходом сигналів часу; реле часу захисту; буфер шини даних.

Захисне реле часу служить для запобігання випробуваної плати від перевантажень при комутації апаратури. Воно дозволяє доступ сигналів на контрольовану плату лише через 200 мс після завершення комутації.

Високошвидкісні канали, керовані пам'яттю, забезпечують безпосередній інтерфейс між діагностуємим ДВ й АВТ. Через них одночасно подаються тестуючі сигнали і проводяться виміри сигналів у частотному діапазоні до 2 Мгц.