Счетчики и регистры сдвига, их схемы.

Действие четырехразрядного двоичного счетчика на JK-триггерах (рис.1) поясняют временные диа­граммы, из которых следует, что до прихода первого импульса все триггеры находились в нулевом состоянии.

Рис. 1. Двоичный счетчик. Структурная схема. Временные диаграммы.

Срез первого импульса переключает нулевой триг­гер в единичное состояние. Затем срез второго импульса переключает его в нулевое состояние и т. д. Триггер под номером 1 переключается срезом импульса с выхода триггера 0 и т. д. Из временных диаграмм видно, что частота следования импульсов каждым триггером де­лится на 2. После прихода шестнадцати импульсов все четыре триггера находятся в таком же состоянии, как и до прихода первого импульса. Наблюдая состояние вы­ходов Q₀, Q₁, Q₂ и Q₃ можно судить о том, сколько при­шло импульсов. Например, при нуле импульсов Q₀ = Q₁ = Q₂ = Q₃= 0. После прихода пятнадцати импульсов Q₀ = Q₁ = Q₂ = О₃= 1. В первом случае это соответствует за­писи числа 0 в виде 0000, а во втором - записи числа 15 в виде 1111. После прихода восьми импульсов Q₀=Q_l=Q₂=0 и Q₃=1. Следовательно, числа записыва­ются в обратном порядке - последний разряд является высшим. В интегральном исполнении выпускаются 4-, 8- и 12-разрядные счетчики. Счетчики одновременно являются и делителями частоты в 2n раз, где n - число разрядов. Описанный выше счетчик называется асин­хронным или последовательным. В нем каждый после­дующий каскад считает после предыдущего.

Десятичный счетчик.

Десятичный счетчик состоит из декадных счетчи­ков, причем число декадных счетчиков равно макси­мальному разряду десятичных чисел, которые счетчик может считать. Каждый декадный счетчик является двоично-десятичным. Он считает в двоично-десятичном коде от 0 до 10. При поступлении на вход декадного счетчика десятого импульса все его выходы устанавли­ваются в нулевое состояние. Схема декадного счетчика и временные диаграммы показаны на рис.2.

Рис. 2. Декадный счетчик. Временные диаграммы. Структурная схема.

 

Благодаря обратной связи инвертирующего выхода третьего триггера со входом первого триггера на входе первого триггера J = Q ₃ = 1, пока не пришел и не закон­чился восьмой импульс. После окончания восьмого им­пульса Q ₃ = 0. В соответствии с таблицей состояний JK-триггера выход первого триггера (на рис. 2 второй справа) Q₁ = 0, так как для него J = Q ₃ = 0; К = 1. Второй триггер (на рис. 13.3 а третий справа) является Т-триг­гером, так как у него J = К = 1 = const, и управляется он срезом импульса Q₁. В соответствии с временными диа­граммами (рис.2) его переключение произойдет лишь после 14-го импульса. Третий триггер имеет J = J₁ = J₂ = 0; К = K₁ = К₂ = 1. По окончании десятого импульса он переключается в нулевое состояние срезом импульса Q₀. Из временных диаграмм видно, что после десятого им­пульса выходы всех триггеров находятся в нулевом со­стоянии. Если выход Q₃ подать на вход С нулевого триггера следующего декадного счетчика, то на выходе этого триггера Q₀ становится равным 1 по окончании импульса Q₃ первого декадного счетчика. Очевидно, что первый декадный счетчик считает единицы, а второй - десятки.

 

Регистром сдвига называют цифровую схему, состоящую из последовательно включенных триггеров, содержимое которых можно сдвигать на один разряд влево или вправо подачей тактовых импульсов. Регистры сдвига широко применяются в цифровой вычислительной технике для преобразования последовательного кода в параллельный или параллельного в последовательный, а также при построении арифметико - логических устройств. Составляется регистр сдвига из соединенных последовательно триггеров, в которые записываются разряды обрабатываемого кода. При наличии разрешающих сигналов импульс, приходящий на тактовый вход регистра, вызывает перемещение записанной информации на один разряд влево или вправо. На рис. 1 приведена структурная схема регистра сдвига на синхронных JK-триггерах.

Рис. 3 Регистр сдвига на JK - триггерах.

Рассмотрим действие регистра при записи в него числа 0011, начиная с правого - младшего - разряда. До записи числа все триггеры устанавливают в нулевое состояние. Затем на вход схемы подается серия импульсов, соответствующая записываемому числу, а на вход С подаются тактовые импульсы. Сначала на вход поступает импульс, соответствующий первому из записываемых разрядов. В конце тактового импульса он дает Q₃ = 1 на выходе левого триггера. В конце следующего тактового импульса информационный импульс продвигается на выход следующего триггера и т. д. Одновременно продвигаются вправо и другие цифры записываемого числа. После прихода четырех тактовых импульсов все число оказывается записанным в четырех триггерах, причем старший разряд числа записи в левом триггере, а младший - в правом. Чтобы записанная информация сохранилась, дальнейший сдвиг прекращается. Это осуществляется прекращением подачи тактовых импульсов. Описанный регистр называется регистром сдвига с последовательным приемом информации. Выдача информации у него может быть как параллельной, так и последовательной. При параллельной выдаче информация снимается одновременно с выходов всех триггеров. Последовательная выдача осуществляется с выхода Q₀ при последующих тактовых импульсах. Параллельный прием информации может быть осуществлен подачей ее на выводы предустановки. Мы рассмотрели работу простейшего регистра, осуществляющего сдвиг в одну сторону. Существуют реверсивные регистры сдвига, переключаемые на сдвиг вправо и влево. Если 0 и 1 в регистре трактовать как двоичную запись числа, то сдвиг в одну сторону соответствует делению на 2, а в другую - умножению на 2. Как известно, умножение двух десятичных чисел "столбиком" соответствует сложению частных произведений, сдвинутых поразрядно влево. Аналогично столбиком перемножаются и двоичные числа, но эта операция выполняется проще, так как частные произведения получаются умножением единиц и нулей умножаемого числа на единицы и нули множителя. Следовательно, умножение сводится к операции сложения сдвинутых поразрядно двоичных чисел. Аналогично осуществляется и деление двоичных чисел.

.

Суть сдвига состоит в том, что по сигналу синхроимпульса происходит одновременная перезапись содержимого каждого триггера в соседний триггер. При этом не меняется само двоичное слово (число), записанное в регистре, оно лишь сдвигается на один разряд и только содержимое последнего триггера ТТ3 пропадает из регистра, а на вход первого ТТ0 поступает новый бит(см. рис.1)

а) б)

Рис. 1. Сдвигающий регистр

а) схема на непрозрачных триггерах

б) условное обозначение

Сдвигающий регистр в отличие от регистра памяти должен обязательно состоять из непрозрачных триггеров, иначе при первом же сигнале сдвига бит, поступивший на вход первого триггера регистра сдвига, сразу же пройдёт на выход этого триггера и соответственно, на вход второго триггера, а значит и на выход второго триггера и т. д. до последнего триггера регистра сдвига.

В некоторых сдвиговых регистрах сдвиг происходит не только в одну сторону, а и влево и вправо - это так называемые реверсивные регистры.

Чтобы обеспечить реверс сдвига и параллельную запись сразу во все триггеры к D-входу каждого i-того триггера подключён мультиплексор, который при подаче " 1 " на один из управляющих входов - SL(Shift Left - сдвиг влево), SR(Shift Right - сдвиг вправо) или PL(Parallel load - параллельная загрузка) подключает вход i-того триггера соответственно к выходу младшего соседа (направление A), старшего соседа (направление B) или к выходу параллельной загрузки Di (см. рис.2). Точка A самого младшего триггера (разряда) является входом DR, точка В самого старшего разряда - входом DL (входы DL и DR используются для наращивания разрядности реверсивных регистров). Выход i-го триггера подключён к соответствующим входам мультиплексоров соседних разрядов. По С-сигналу триггеры регистра принимают информацию с направлений, диктуемых мультиплексорами.

Рис.2 Схема одного разряда реверсивного регистра.

На рис.3 представлена принципиальная схема сдвигового регистра с параллельным и последовательным вводом данных.

Рис.3 Сдвиговый регистр с возможностью параллельного и последовательного ввода данных.

DS - Data Serial - вход для последовательного ввода данных

P/S - Parallel/Serial - выбор режима работы

Чтобы 4-х разрядное двоичное число, представленное в параллельном коде, преобразовать в последовательный код, надо сначала разряды этого числа подать на входы D0,D1,D2,D3 регистра, а одновременно с этим подать разрешение на параллельную запись, т.е. P/S = 1 и подать один или несколько импульсов на С-вход регистра.

После этого нужно запретить параллельную запись в регистр и тем самым разрешить последовательный режим регистра (P/S = 0). Теперь на каждый синхроимпульс выход D3 будет выдавать поочерёдно разряды записанного двоичного числа.

Обычно последовательный код начинается младшим разрядом, а в данном регистре первым на выход поступит разряд числа, записанный ранее на триггер ТТ3, значит при параллельной записи следует проследить, чтобы младший разряд был записан в триггер ТТ3, а старший - в ТТ0.

Рассмотрим схему преобразования параллельного кода в последовательный, приведённую на рис.4. Данные параллельным кодом загружаются в регистр RG1, пока P/S=1. Затем при P/S=0 RG1 переходит в режим сдвига (последовательный режим) и в течение 4-х импульсов на С- входе RG1 содержимое этого регистра с его выхода Q3 разряд за разрядом передаётся на RG2 на вход DS, где записывается последовательным кодом благодаря подаче 4-х синхроимпульсов на вход C RD2. После этого данные могут быть считаны параллельным кодом с выходов Q0-Q3 регистра RG2.

Рис.4 Преобразование параллельного кода в последовательный

Рис.5 Условное обозначение и цоколевка микросхемы К155ИР1

Доп.информация (учебник:Касаткин, Электротехника стр. 321)+схемы из тетради по лекциям.