Классификация логических ИМС по типу транзисторов, на основе которых они построены

 

По мере развития микроэлектроники большое число разных типов ЦИМС проходило через стадию интеграции. К настоящему времени имеется весьма ограниченный набор базовых логических ИМС. На рис. 7.2 приведена классификация логических ИМС по типу транзисторов, на основе которых они построены. Как видно из рис. 7.2., все логические ИМС подразделяются на построенные на основе биполярных транзисторов (БПТ) и на МДП-транзисторах (МДПТ). Все ЛЭ основаны на ключевом режиме работы активных диодов и транзисторов.

 

 

 

 

Транзисторный ключ на БПТ строится на биполярном транзисторе n-p-n, включенном по схеме с общим эмиттером с нагрузочным резистором в коллекторной цепи и выполняет функции инвертора (рис. 6.3).

ИМС на биполярных транзисторах делятся на четыре основных типа:

1. ДТЛ – диодно-транзисторная логика. Для ИМС этого типа характерна высокая помехоустойчивость и ограниченное быстродейстивие;

2. ТТЛ – транзисторно-транзисторная логика. Самый расопстраненный тип ИМС. Их отличает высокое быстродействие (особенно разновидность ТТЛ с использованием диодов Шоттки), хорошая нагрузочная способность, малая потребляемая мощность P _пот.

3. ЭСЛ – эмиттерно-связанная логика, обладающая самым высоким быстродействием;

4. И²Л – инжекционно-связанная логика, имеет высокое быстродействие, высокую степень интеграции и плотность упаковки, но низкую помехозащищенность и малый перепад логических уравнений.

Базовым элементом МДП ИМС является инвертор состоящий из МДП-транзистора с индуцированным каналом и нагрузочного резистора в стоковой цепи, причем в качестве резистора тоже используется МДП-транзистор.

Такие ИМС делятся на одиноканальные, в которых и МДП-транзистор и МДП-резистор имеют канал «p» или «n» типа, и комплиментарные, в которых используется пара МДП-транзисторов с кналами различного типа. Последние предпочтительнее, так как их отличает высокая технологичность, малая потребляемая мощность, высокая степень интеграции. Схемы инверторов на МДП-транзисторах представлены на рис. 7.4.

 

Наибольшее применение на практике получили логические ИМС ТТЛ-типа. Они реализуют логическую функцию «И-НЕ» для положительной логики. Характерной особенностью ТТЛ-ИМС является наличие во входной цепи многоэмиттерного транзистора, основное отличие которого от обычных биполярных транзисторов заключается в том, что они имеют n эмиттеров, объединенных одним слоем базы, и один общий коллектор. Эмиттеры расположены таким образом, что прямое взаимодействие между ними исключено.

 

 

 

 

	Рис. 7.5. Схема базового элемента «2И-НЕ»

 

 

Логическая ИМС типа К555ЛА3 представляют собой комбинацию из четырех двухвходовых ЛЭ «И-НЕ» Принципиальная схема базового элемента «2И-НЕ» привелена на рис. 7.5

Логическая операция «И» реализуется многоэмиттерным транзистором VT 1, операция «НЕ» - сложным инвертором на транзисторах VT2-VT4. Элемент функционирует следующим образом.

Если на оба эмиттера VT 1 поданы логические «1», то оба перехода Э-Б закрыты. Транзистор VT 1 заперт, на коллекторе VT 1 (точка А) потенциал высокий. Потенциал точки B также высокий, т.к. транзистор VT 2 для выхода в точке B включен по схеме с общим коллектором, транзистор VT 4 – насыщен из-за наличия выского потенциала в точке B.

Следовательно, на коллекторе насыщенного VT 4, а значит на выходе схемы, будет низкий потенциал, соответсвующий логическому «0». Если хотя бы на один вход VT 1 поступает логический «0», транзистор открывается, на коллекторе в точке A станет низким, транзистор VT 2 войдет в режим отсечки, на его коллекторе, а значит на выходе VT 3 появится высокий потенциал, обеспечивающий отпирание VT 3. Высокий потенциал через открытый VT 3, работающийц в этом случае как эмиттерный повторитель, поступает на коллектор VT 4. Следовательно, и на выходе ИМС будет высокий потенциал, соответсвующий логической «1».

 

7.5 Интегральные триггеры

Одним из наиболее распространенных импульсных устройств, относящихся к базовым элементам цифровой техники, является триггер.

Триггер - это устройство, имеющее два состояния устойчивого равновесия и способное скачком переходить из одного состояния в другое под воздействием внешнего управляющего сигнала.

В современной электронике триггеры выполняются либо на основе интегральных логических элементов, либо в виде интегральной микросхемы, представляющей собой завершенный функциональный элемент.

Триггер на цифровых интегральных микросхемах имеет в своем составе собственно триггер и логическое управляющее устройство (УУ), которое определяет функциональные возможности триггера. Управляющее устройство преобразует поступающую на вход информацию в сигналы, управляющие собственно триггером. Сам триггер можно считать элементом памяти, записывающим полученную информацию (рис. 7.6).

	Рис. 7.6. Структурная схема триггерного устройства

 

Триггерное устройство имеет информационные A ₁ - A_n и тактовые (синхронизирующие) С ₁ - С_n входы и два выхода: прямой Q и инверсный . Состояние триггера определяется прямым выходом Q. Если Q= 1 (), триггер находится в единичном состоянии; если Q= 0 (), триггер находится в нулевом состоянии.

По способу записи информации триггеры подразделяются на асинхронные и синхронные (тактируемые). В асинхронных триггерах запись информации осуществляется непосредственно с поступлением информационного сигнала на его вход. В синхронных триггерах запись информации происходит при подаче разрешающего (синхронизирующего) импульса по уровню или по фронту 1/0 (0/1). В течение паузы между синхроимпульсами состояние триггера сохраняется при любых изменениях информационных сигналов.

По функциональному назначению триггерные устройства разнообразны. На практике наибольшее применение получили RS -, D -, T -, JK - триггеры.

Работу триггера удобно описать с помощью таблицы истинности, выражающей зависимость выходного сигнала триггера в момент времени t_{n +1} от входных сигналов и состояния триггера в предыдущий момент времени t_n.

Для асинхронного триггера момент времени t_{n +1} наступает, когда под действием входных сигналов и в зависимости от внутреннего состояния в момент времени t_n выходной сигнал принимает значение, соответствующее последующему состоянию. Для синхронного триггера время t_n и t_{n +1} означает время до и после прихода синхроимпульса.

RS -триггер. Асинхронные R S-триггеры являются простейшими и получили широкое распространение в импульсной и цифровой технике. В частности, они служат основой триггеров других типов и легко могут быть построены на логических элементах типа “ИЛИ-НЕ” или “И-НЕ”.

Условное обозначение асинхронного RS -триггера приведено на рис. 7.2, характер функционирования - в таблице истинности (табл. 7.1).

Как видно из третьей строки, при отсутствии на входе RS - триггера импульсов сохраняется предыдущее состояние его входов. Одновременная подача логической “1” на оба входа запрещена из-за неопределенности состояния на выходе.

 

Рис. 7.7. Условное обозначение RS -триггера

 

Таблица 7.1

Вход S	Вход R	Qt+ 1	Qt+ 1
		Qt	Qt
		*	*

Примечание. R и S - информационные сигналы на входе триггера; Q_t, Q_{t+ 1}- состояние триггера соответственно до и после прихода информационных сигналов; * - неопределенное состояние триггера.

В отличие от асинхронного RS -триггера, срабатывающего с приходом информационных сигналов R и S, синхронный триггер будет сохранять состояние Q_t, несмотря на наличие информационных сигналов на входах, и только с приходом тактового импульса воспринимает информацию по входам и переходит в новое устойчивое состояние.

D-триггер. Название происходит от английского слова delay - задержка, поэтому этот триггер называется триггером задержки. Он имеет информационный вход D и вход синхронизации C (см. рис. 7.8).

Триггер является тактируемым и работает по простейшей логике, соответствующей таблице истинности (см. табл. 7.2).

	Рис. 7.8. Условное обозначение D -триггера

 

Д – триггер – единственный триггер, который работает только в синхронном варианте.

 

 

Таблица 7.2

С	D	Qt+ 1	Qt+ 1
0		Qt	Qt
		Qt	Qt

 

Триггер меняет свои значения на выходах (переключается) только при подаче тактирующих импульсов на вход С.

Тактируемые D -триггеры могут быть с потенциальным и динамическим управлением. У первых из них информация записывается в течение времени, при котором уровень сигнала С =1. В триггерах с динамическим управлением информация записывается только в течение перепада напряжения на входе синхронизации. Динамические входы изображают на схемах треугольником.

Т-триггер. Т-триггер имеет один управляющий счетный вход (Т) и два выхода (Q и Q) (рис. 7.9).

Информация на выходе триггера меняет свое значение на противоположное при каждом перепаде напряжения на входе. Таблица истинности представлена в табл. 7.3.

 

Рис. 7.9. Условное обозначение T -триггера

 

 

Таблица 7.3

T	Qt+ 1	Qt+ 1
0	Qt	Qt+1
	Qt	Qt

 

Триггер является асинхронным. Т -триггер подсчитывает входные сигналы по модулю 2, т.е. частота выходных импульсов в два раза меньше входных. Это свойство используется при построении двоичных счетчиков.

JK – триггер. Это универсальный триггер, специфичный только для ИМС. JK-триггеры могут быть синхронными и асинхронными. Условное обозначение синхронного JK-триггера показано на рис. 7.5, а таблица истинности – в табл. 7.4.

Рис. 7.5. Условное обозначение JK -триггера

 

 

При поочередном поступлении импульсов на входы JK - триггер работает подобно RS -триггеру, но при одновременной подаче импульсов на оба входа JK -триггер меняет свое состояние на противоположное.

Таблица 7.4

J	K	Qt+ 1	Qt+ 1
0		Qt	Qt
1		Qt	Qt

 

JK - триггер универсален, т.к. путем внешней коммутации может быть преобразован в RS-,D-,T - триггеры.

Контрольные вопросы

1. Составьте таблицы истинности и нарисуйте схемное обозначение трехвходовых логических элементов И, ИЛИ, И – НЕ, ИЛИ – НЕ.

2. Какой параметр логической ИМС характеризует ее нагрузочную способность?

3. Какая из базовых логических ИМС обладает наибольшим быстродействием?

4. В какую из базовых микросхем вводят диоды Шоттки?

5. Какой из триггеров работает только в синхронном варианте?

6. Почему JK – триггер считается универсальным?

 

Вывод. Изложены основы алгебры логики. Дается классификация логических ИМС по выполняемым функциям и по типу транзисторов, на которых они построены. Приводятся базовые структуры логических ИМС и их основных параметров. Отдельно рассматриваются интегральные триггеры, приводится их сравнительный анализ.