Лекции.Орг
Лекции.Орг
 

Категории:

Астрономия
Биология
География
Другие языки
Интернет
Информатика
История
Культура
Литература
Логика
Математика
Медицина
Механика
Охрана труда
Педагогика
Политика
Право
Психология
Религия
Риторика
Социология
Спорт
Строительство
Технология
Транспорт
Физика
Философия
Финансы
Химия
Экология
Экономика
Электроника

Электростатические ЗУ



 

Применяют как перепрограммируемые постоянные ЗУ, в которых хранится информация, изменять которую можно, но при наличии специального оборудования и изъятии ЗУ из работающей системы.

Используется МОП – транзисторы с плавающим затвором.

Транзистор с «плавающим затвором» подобен обычному МОП транзистору, (сток, исток, канал), но с иной конструкцией затвора, представляющего собой изолированное проводящее включение, отделенное от поверхности кристалла слоем окисла 100-120нм.

 

 

Принцип действия ПЗ основан на образовании канала, если на проводящем включении находится достаточно большой электрический заряд (отрицательный для - канального).

Транзистор с зарядом в затворе и соответствующем проводящим каналом соответствует состоянию хранения логической единицы.

Состоянию «0» соответствует отсутствие заряда и проводящего канала. С течением времени заряд в затворе убывает и информация теряется. Состояние транзистора выявляют приложенные напряжения к выводам - сток-исток. При хранимой «1» ток имеет заметную величину.

Запись - в 2 этапа:

1) УФ стирание (15-20 мин) - прозрачен. На втором – запись логической единицы.

К стоковому переходу прикладывают обратное напряжение, достаточное для его пробоя.

Часть носителей возникающих при пробое имеет энергию достаточную для преодоления энергетического барьера между кристаллом и диэлектриком. Инжектированные в диэлектрик носители дрейфуют к плавающему затвору, создают в нем заряд (для канала – это электроны).

Из-за вероятностного характера инжекции величина накопления пропорциональна времени.

Выборка (адресация) МОП – транзисторов с плавающим затвором организуется с применением дополнительного ключа в каждом запоминающем элементе и оборудования, аналогично оборудованию статических триггерных ЗУ.

Структура одноразрядной БИС этого типа:

 

 

Запоминающий элемент образован последовательным соединением запоминающего транзистора и транзистора выборки .

Посредством двух координатной системы шин ЗЭ организованы в матрицу, причем шины выборки ШВ соединяют затворы транзисторов выборки, а шины съема-управления записью ШС – стоки этих же транзисторов. ШВ получают сигналы от первой части адреса .

ШС связаны со входом ВХ и выходом ВЫХ ЗУ через коммутатор, управляемый второй частью адреса .

Шина питания ШП имеет отдельный вывод (чтобы при записи подать большее , чем при хранении и считывании).

Коммутатор содержит с инверсными выходами, ключевыми транзисторами и схему ИЛИ. Ключевые транзисторы открыты на ШС поддерживается близкий к нулю уровень потенциала. Если по входу логическая единица – режим считывания и получено - разрешение обращения, то коммутатора получает сигнал разрешения , выбранный ключевой транзистор открывается и уровень выходного сигнала ВЫХ обуславливается состоянием выбранного ЗЭ.

В режиме записи (после стирания старой информации через кварцевую линзу в корпусе МС, что ведет к стиранию всего массива) на шину ШП подают повышенное напряжение.

Если на входе ВХ единичный сигнал, то коммутатора получает разрешение и избранный транзистор закрывается. На соответствующей шине ШС появляется большой отрицательное напряжение, постоянное через . В ЗЭ, выбранном напряжение проходит через транзистор выборки и прикладываясь к переходу запоминается транзистором , вызывая рассмотренный выше процесс записи единицы.

Закрытые транзисторы выборки других ЗЭ должны иметь пробивные напряжения, превышающие модуль потенциала шины ШВ.

 

Расширение ППЗУ.

Если имеющиеся ППЗУ не имеют достаточной емкости прибегают к расширению (наращиванию) памяти.

Различают расширение по выходам и по входам.

По выходам: несколько МС включают параллельно по входам:

 

 

При расширении по входам:

 

Память с битовой организацией по поступающему на вход разрядному адресу формирует на выходе одноразрядный результат, 0 или 1, то есть выдает бит, хранящийся по данному адресу.

Этот способ функционирования непосредственно соответствует задаче воспроизведения булевой (переключательной) функции переменных – для каждого входного набора можно назначить необходимую входную переменную, запрограммировав ППЗУ согласно таблице истинности функции.

ППЗУ 1024´1 – для воспроизведения булевой функции 10 переменных.

Память - разрядное слово, хранящееся в ячейке с данным адресом.

Такое ЗУ воспроизводит систему переключения функций.

В ППЗУ реализуются совершенные дизъюнктивные нормальные формы (то есть не предусмотренная минимизации функции ).

Большие затраты элементной памяти, однако цена элемента ниже цены логического элемента в 5-10 раз.

 

Пример. 4 функции 4-х переменных.

 

Таблица программ ППЗУ.

Использование для конечных автоматов.

Другие использования будут рассмотрены позже.

 

Программируемые логические матрицы (ПЛМ).

(PLA - Programmable Logic Array; PLM – Programmable Logic Matrix).

 

Появились после разработки программируемых постоянных ЗУ и имеют с ними определенное родство.

ПЛМ представляет собой 2-х ступенчатую структуру. Первая ступень выполняет типовую операцию дешифрации и преобразует входной адресный код в возбуждение одной из многих выходных цепей. имеет стандартное устройство при разрядности входного кода число выходов – 2m .

Строится на элементах И, совокупность – матрица И.

Вторая ступень является накопителем, выходы служат ее входами.

Возбуждение одной из выходных цепей дешифратора вызывает считывание одной из ячеек накопителя, так что на выходах формируется слово, записанное в данную ячейку. Содержимое ячеек накопителя задается пользователем, составляющем программу для записи данных в накопитель. Согласно этой программы в структуру накопителя будут введены связи между элементами, аппаратно реализующие процесс программирования накопителя. Связи могут вводиться необратимо (с помощью технологических масок, или плавких перемычек) либо обратимо (например, с помощью плавающих затворов МОП транзисторов). Технологически накопитель выполняется на элементах ИЛИ и в сущности является шифратором. Шифраторы реализуются на элементах ИЛИ и представляют собой их совокупность, поэтому для них применяют название матрица ИЛИ.

ПЛМ представляет собой двухуровневую структуру, образованную последовательным соединением программируемых матриц И и ИЛИ.

 

 

Структурная схема ПЛМ содержит блоки входных и выходных буферных каскадов БВх, Бвых и матрицы элементов И и ИЛИ ( и ).

Входные буферы разгружают входные цепи и преобразуют однофазные сигналы в парафазные. Выходные буферы обеспечивают необходимую нагрузочную способность ПЛМ и стробируют ее с помощью входа выборки кристалла ВХ, сигнал на котором либо разрешает работу ПЛМ, либо переводит выходы в состояние «отключено».

Основными параметрами ПЛМ являются число входов , число переходных цепей (термов) и число выходов .

ПЛМ воспроизводит систему логических функций от аргументов, причем функции могут быть образованы как дизъюнкции из различных термов от переменных, а затем из них скомбинировать не более функций.

Промышленностью освоены ПЛМ с различной схемотехнологией: с диодами в матрице И и биполярными транзисторами в матрице ИЛИ, с -МОП транзисторами в обеих матрицах и другие.

Структура и топология ПЛМ так же регулярны, как и в ППЗУ, в них имеются системы горизонтальных и вертикальных цепей, в узлы пересечения которых при программировании вводятся (или устраняются из них) элементы связи.

Устройство и функционирование ПЛМ рассмотрим на конкретном примере системы функций:

Эта система имеет 4 аргумента, 7 различных термов и три функции.

Минимально необходимые параметры ПЛМ для этого примера: .

Для данного конкретного случая ПЛМ имеет структуру:

 

 

Элементами связей в матрице И служат диоды, в матрице ИЛИ – биполярные транзисторы.

Элементы связи упрощенно представляются точками в узлах пересечения цепей. Для примера – схема выработки терма на выходе матрицы И и функции на выходе матрицы ИЛИ.

Здесь каждая из вертикалей образует соответствующий терм, а каждая горизонталь дает дизъюнкцию термов.

Термы образуются обычными диодными схемами И для положительной логики, а схема ИЛИ построена на параллельном включении эмиттерных повторителей (рассматривали ранее).

При программировании ненужные связи удаляются выплавлением перемычек (удобно тем, что может выполняться самим пользователем) на специальном стенде, однако перемычки занимают много места на кристалле.

В ПЛМ с МОП транзисторами (масочное программирование) ненужные элементы связи остаются незавершенными.

 

 

В -МОП транзисторах базовый элемент ИЛИ-НЕ применяется в обеих матрицах, на вход подают , так как , а на выходе получаем инверсное значение функции .

На ППЗУ реализуют развернутые формы представления функций СДНФ, для них не используется минимизация функций.

Для ПЛМ положение другое – реализуемую систему функций необходимо минимизировать. В рамках ДНФ минимизация не является в общем случае предельной, использование скобочных форм иногда позволяет получить еще более экономичное представление функции.

Скобочные формы получают на ПЛМ при введении в схему обратных связей.

 

 

ПЛМ представлена схемой на уровне логических элементов, промежуточным по отношению к уровням, использовавшимися ранее.

Для построения автоматов с памятью к ПЛМ добавляют триггеры (регистр). Целесообразно регистр выполнять на том же кристалле, так как в этом случае все цепи обратных связей останутся внутренними для микросхемы, а внешними будут только выводы для входов и выходов. ПЛМ с памятью имеет четвертый параметр - число элементов памяти - число разрядов регистра.

ПЛМ с памятью имеет структуру:

 

 

Эта структура совпадает с классической структурой автомата с памятью.

Результат данного шага обработки информации зависит от результатов предыдущих шагов, это обеспечивается обратной связью регистра на вход матрицы И. Число внутренних состояний определяется числом триггеров (разрядностью ) и не превышает .

Обычно структура является синхронной – петля обратной связи активизируется по разрешению тактовых сигналов СИ.

В некоторых модификациях ПЛМ используются буферы – дешифраторы на входе; буферы – сумматоры по модулю два на выходе; сигналы «саморазрешения работы».

Буфер-дешифратор на входе формирует попарные конъюнкции, что (не увеличивая числа входов ПЛМ) может снизить необходимую емкость матрицы из-за уменьшения количества необходимых для реализации термов.

Выходные буферы-сумматоры по модулю 2 получают на один из входов сигналы с матрицы ИЛИ, а на другие – управляющий сигнал. При нулевом управляющем сигнале с выхода снимаются прямые значения переменных, при единичном – инверсные.

Сигнал «саморазрешение работы » формируется, когда входное слово или его часть совпадает с заданным для данной ПЛМ кодом (запрограммированным внутри ПЛМ). Сигнал саморазрешения работы подается на вход выборки кристалла. При его отсутствии все выходы ПЛМ находятся в состоянии «отключено» (в третьем состоянии).

Сложность ПЛМ принять оценивать сумматорной информационной емкостью (числом ячеек – узлов – пересечений линий в которых размещаются элементы связи).

Информационная емкость ПЛМ:

коэффициент 2 перед отражает наличие прямых и инверсных значений входных переменных в матрице И.





Дата добавления: 2015-02-12; просмотров: 171 | Нарушение авторских прав


Похожая информация:

© 2015-2017 lektsii.org.

Ген: 0.101 с.