Ћекции.ќрг


ѕоиск:




 атегории:

јстрономи€
Ѕиологи€
√еографи€
ƒругие €зыки
»нтернет
»нформатика
»стори€
 ультура
Ћитература
Ћогика
ћатематика
ћедицина
ћеханика
ќхрана труда
ѕедагогика
ѕолитика
ѕраво
ѕсихологи€
–елиги€
–иторика
—оциологи€
—порт
—троительство
“ехнологи€
“ранспорт
‘изика
‘илософи€
‘инансы
’ими€
Ёкологи€
Ёкономика
Ёлектроника

 

 

 

 


јсинхронные входы триггеров




Ќепрозрачные триггеры кроме штатных входов - синхровхода и управл€ющих входов D, J, K часто дополн€ют независимыми от них R и S входами. ѕри этом схема строитс€ так, что R и S входы имеют приоритет в своем воздействии на триггер по отношению к штатным входам, т. е. R или S входы устанавливают диктуемое ими состо€ние триггера независимо от сигналов, поступающих в это врем€ на штатные входы, в том числе и на вход —. ѕоэтому такие R и S входы называют асинхронными. ѕо окончании асинхронного сигнала установленное им состо€ние сохран€етс€ вплоть до очередного активного фронта —-сигнала. ѕо этому фронту триггер сработает уже в соответствии с этим установленным состо€нием и с действующими в данный момент уровн€ми на штатных управл€ющих входах.  ак правило, асинхронные входы имеют активный низкий уровень.

 

–егистры

ѕараллельные регистры

ѕараллельные регистры - это устройства, предназначенныедл€ записи, хранени€ и выдачи информации, представленной в виде двоичных кодов. ƒл€ хранени€ каждого двоичного разр€да в регистре используетс€ одна триггерна€ €чейка.

ƒл€ запоминани€ многоразр€дных слов необходимое число триггеров объедин€ют вместе и рассматривают как единый функциональный узел- регистр. ≈сли регистр построен на триггерах-защелках, то его называют регистр-защелка. “иповыми внешними св€з€ми регистра €вл€ютс€ информационные входы D;, вход сигнала записи (или загрузки) —, вход гашени€ R, выходы триггеров Q. ¬ упрощенном варианте регистр может не иметь входа гашени€ и инверсных выходов.

Ќа рис. 4.6 показана схема четырехразр€дного регистра, выполненного на »ћ—  155“ћ5 и  155Ћ»1.

ѕри подаче управл€ющего сигнала у1= 1 информаци€ по входам X1Ч’4 записываетс€ одновременно в соответствующие разр€ды четырех D-триггеров. ѕри y1=y2=0 информаци€ хранитс€ в регистре пам€ти, а при y2=1 происходит параллельное считывание информации.

–ис.4.6. „етырехразр€дный параллельный регистр

”словным изображением регистра по рис. 4.7, а пользуютс€ тогда, когда на схеме необходимо показать каждый вход и выход данных. ≈сли же тракт данных рассматриваетс€ как единое, укрупненное пон€тие - шина данных, то пользуютс€ обозначением, показанным на рис 4.7, б.

 
 

а) б)

–ис. 4.7. ”словное обозначение регистра

 

¬ыпускаемые промышленностью регистры иногдаобъедин€ют на кристалле микросхемы с другими узлами, в паре с которыми регистры часто используютс€ в схемах цифровой аппаратуры. ѕример такого комплексного узла - микросхема многорежимного буферного регистра (ћЅ–)  589»–12, основу которой составл€ет 8-разр€дный регистр-защелка с входами DOЧD7, —, R и восемью выходами Q0ЧQ7, снабженными усилител€ми мощности (буферами) с трем€ состо€ни€ми выхода.  роме того, в состав микросхемы вход€т несколько элементов управлени€. ”силители с трем€ состо€ни€ми выхода имеет и 4-разр€дный регистр  155»–15, построенный на непрозрачных триггерах без свойств захвата или проницаемости, т. е. управл€емых строго фронтом.

–егистрова€ пам€ть

—уществуют микросхемы, в которых регистр объединен с входным мультиплексором, позвол€ющим принимать входные данные с двух и более направлений, выбираемых сигналами на адресных входах микросхемы. ќбъедин€ют регистр и с выходным демультиплексором, позвол€ющим передавать содержимое регистра на различные направлени€.

—разу несколько регистров содержат микросхемы регистровой пам€ти (register memory, register file, сверхоперативна€ пам€ть). ¬ходы Di регистров подключены к общей входной шине данных (data in). ¬ход загрузки требуемого регистра выбираетс€ дешифратором записи на основании поступающего на его вход адреса записи (write address), т. е. кода номера загружаемого регистра. «апись данных, присутствующих на шине, происходит в момент поступлени€ сигнала разрешени€ записи (write enable).

¬ыходы регистров мультиплексором подключаютс€ к выходной шине (data out). Ќомер регистра, с которого происходит чтение, определ€ет код адреса чтени€ (read address). ¬ыдачу данных разрешает сигнал разрешени€ чтени€ (read enable).

ѕоскольку дешифраци€ адреса записи и адреса чтени€ производитс€ двум€ независимыми узлами, имеющими автономные адресные входы, регистрова€ пам€ть может одновременно записывать число в один из регистров и читать число из другого.

ћикросхемы регистровой пам€ти легко наращиваютс€ по разр€дности и допускают наращивание по числу регистров. ќни разработаны дл€ построени€ блоков регистров общего назначени€ (–ќЌ) и других специализированных блоков пам€ти небольшого объема, предназначенных дл€ временного хранени€ исходных данных и промежуточных результатов в цифровом устройстве.

ѕо мере увеличени€ числа регистров пам€ти разработчики отказываютс€ от независимой адресации регистров при записи и чтении. ќстаетс€ лишь один комплект адресных входов и один дешифратор адреса, которые используютс€ и при записи, и при считывании. “акую схему регистровой пам€тью уже не называют. ѕо ≈— ƒ она обозначаетс€ RAM (random access memory, т. е. пам€ть с произвольным доступом). »спользуютс€ также термины: запоминающее устройство с произвольной выборкой («”ѕ¬), оперативное запоминающее устройство (ќ«”), оперативна€ пам€ть, а иногда - просто пам€ть. ¬ микросхемах «”ѕ¬ ввод и вывод данных при записи и чтении могут осуществл€тьс€ через одни и те же выводы корпуса за счет использовани€ в тракте считывани€ элементов с трем€ состо€ни€ми выхода или с открытым коллектором. –ежимы работы микросхемы запись, чтение и хранение задаютс€ комбинаци€ми сигналов на ее входах управлени€. ≈сли дл€ ввода данных при записи и вывода их при чтении используютс€ различные выводы корпуса (входы Di и выходы Qi), то режим хранени€ может быть совмещен с режимом чтени€.

ћикросхемы ќ«” малой емкости часто выпускаютс€ в составе распространенных серий. ќни имеют входы адреса јj, входы данных Di; вход режима W/R: запись или чтение; выходы данных Qi; вход (или несколько конъюнктивных входов) разрешени€ ≈, чаще называемый выбор кристалла ¬ , выбормикросхемы ¬ћ или CS (chip select). “акую микросхему можно рассматривать как группу регистров, дешифратор дл€ их выборки, цепи записи в регистры и считывани€ с них. ѕримерами подобных »ћ— могут служить  155–”2 емкостью 16х4 (16 слов по 4 разр€да),  537–”8 Ц 2 х 8. “акие ќ«” прин€то называть статическими. Ќаращивание разр€дности и числа хранимых слов производитс€, как и в случае ѕ«”.

ћикросхемы «”ѕ¬ большей емкости выпускают уже в составе определенных серий Ѕ»— пам€ти. „асто такие микросхемы имеют временную диаграмму с большим числом регламентированных интервалов, адрес может подаватьс€ по част€м, есть микросхемы, требующие регенерации хранимых данных (динамические ќ«” - раздел 5).

—двигающие регистры

—двигающий, или сдвиговый регистр (shift register) это регистр, содержимое которого при подаче управл€ющего сигнала —ƒ¬»√ может сдвигатьс€ в сторону старших или младших разр€дов. —хема сдвигающего регистра из цепочки непрозрачных триггеров показана на рис. 4.8, а, а условное обозначение нарис.4.8, б.

 
 

а) б)

–ис.4.8. —двигающий регистр

 

ѕусть на рисунке триггер Q0 Ц младший, Qm-1 Ц старший; вход каждого триггера (кроме Q0) подключен к выходу соседнего младшего триггера.  огда на все — входы триггеров поступает активный спад сигнала Shift, выход каждого триггера принимает состо€ние своего младшего соседа и, таким образом, информаци€, содержаща€с€ в регистре, сдвигаетс€ на один разр€д в сторону старших разр€дов, влево. “риггер Q0 принимает при этом состо€ние последовательного входа DS (data serial). »нформаци€, поступивша€ на вход DS во врем€ какого-либо такта, по€витс€ на выходе Qm-1 через m тактов.

—ущественно, что в схеме использованы именно непрозрачные триггеры. ≈сли поставить прозрачные защелки, то при активном уровне сигнала Shift все триггеры станов€тс€ прозрачными, и сигнал DS успеет пройти столько триггеров, сколько позволит длительность сигнала Shift.

„асто требуютс€ более сложные регистры: с параллельной синхронной записью информации, реверсивные, с параллельно-последовательной записью.“акие регистры называютс€ универсальными. ѕримером такого регистра служит »ћ—  155»–11. –егистр может работать в четырех режимах: параллельное занесение данных, сдвиг влево, сдвиг вправо, хранение данных.

ѕрименени€ сдвиговых регистров очень разнообразны.

¬ арифметике сдвиг числа на один разр€д влево соответствует умножению его на 2, сдвиг вправо Ц делению пополам.

¬ аппаратуре передачи данных универсальные регистры преобразуют параллельный код в последовательный и обратно. ѕередача данных последовательным кодом по сравнению с передачей параллельным существенно экономит число линий св€зи. Ёто покупаетс€ ценой увеличени€ времени обмена.

 

—четчики

ќбщие пон€ти€

—четчик - это устройство дл€ подсчета числа входных сигналов.

 ак операционный элемент счетчик реализует преобразование число- импульсного кода в позиционный по некоторому основанию системы счислени€. ¬ Ё¬ћ счетчики используютс€ дл€ образовани€ последовательности адресов команд, дл€ счета количества циклов выполнени€ операций и т.д.

— точки зрени€ теории автоматов, счетчик - это цифровой автомат, внутреннее состо€ние которого €вл€етс€ функцией количества поступивших входных сигналов.

 оличество переключающих сигналов, которое надо подать на вход счетчика дл€ того чтобы счетчик вернулс€ в исходное состо€ние, равное числу состо€ний счетчика, называетс€ коэффициентом пересчета или модулем счетчика Ц  сч . —четчик называетс€ двоичным, если  сч = 2m, где т - целое число,m>0, и дес€тичным, если сч = 10p, где р - целое число, р > 0. —четчики чаще всего стро€тс€ на триггерах различных типов, которые €вл€ютс€ элементарными счетчиками с модулем 2.

—осто€ние счетчика в любой момент времени определ€етс€ кодом Q, который зафиксирован на его триггерах. «адать правила работы счетчика - значит тем или иным способом определить функцию Qn, = f(n), при п =0,1,2...  сч, где Qn - состо€ние счетчика после n -го входного переключающего сигнала, n - номер входного переключающего сигнала. ќчевидно, что Qp = Qp +  сч при любом n.

Ћюбой счетчик с модулем  сч может быть использован как делитель частоты входных сигналов с коэффициентом делени€  сч .

ѕо пор€дку изменени€ состо€ний могут быть счетчики с естественным и произвольным пор€дком счета. ¬ первых счетчиках значение кода каждого последующего состо€ни€ отличаетс€ на 1 от кода предыдущего состо€ни€.

ѕо способу переключени€ триггеров во врем€ счета счетчики дел€тс€ на асинхронные и синхронные. ѕервые называютс€ еще счетчиками с последовательным переносом, т.к. переход каждого триггера из одного состо€ни€ в противоположное происходит последовательно во времени. ¬ходной переключающий сигнал непосредственно воздействует лишь на первый триггер, и каждый триггер вырабатывает переключающий сигнал дл€ следующего соседнего триггера.

—инхронные счетчики называютс€ еще счетчиками с параллельным переносом, т.к. в них входной переключающий сигнал непосредственно воздействует на все триггеры счетчика, что обеспечивает одновременность переходов триггеров.

 

јсинхронные счетчики

 

 

 
 

–ис. 4.9. —хема (а) и временные диаграммы (6) двоичного асинхронного суммирующего счетчика

 

Ќа рис. 4.9, а изображен простейший способ включени€ триггеров, реализующий последовательный суммирующий счетчик. ѕоказан трехразр€дный счетчик с коэффициентом пересчета  сч = 23 = 8, —ледовательно, после подачи на вход восьми импульсов счетчик возвратитс€ к исходному состо€нию. Ѕудем говорить, что подача на вход счетчика числа импульсов, превышающего  сч -1 (в данном примере 7), вызывает переполнение счетчика.

ѕоследовательный характер работы €вл€етс€ причиной двух недостатков последовательного счетчика: меньша€ скорость счета по сравнению с параллельными счетчиками и возможность по€влени€ ложных сигналов на выходе схемы.

ƒопустима€ скорость счета в счетчиках обоих типов определ€етс€ максимальной скоростью переключени€ одного триггера.

ќпредел€€ максимальную скорость счета последовательного счетчика, следует учитывать наиболее неблагопри€тный случай изменени€ состо€ни€ всех m триггеров. —уммарную продолжительность переходного процесса можно определить как сумму времен запаздывани€ отдельных элементов, соедин€ющих триггеры, и времен срабатывани€ всех триггеров. Ќайденное таким образом максимальное врем€ перехода счетчика из одного состо€ни€ и другое следует считать предельным. ќбычно реальное врем€ перехода меньше предельного, так как в р€ду последовательно включенных триггеров данный триггер начинает переход из одного состо€ни€ в другое еще до окончани€ переходного процесса в возбуждающем его элементе.

ѕоследовательный характер переходов триггеров счетчика €вл€етс€ источником ложных сигналов на его выходах. Ќапример, в счетчике, ведущем счет в четырехразр€дном двоичном коде с Ђвесамиї 8-4-2-1, при переходе от числа 0111 к числу 1000 на выходе по€витс€ следующа€ последовательность сигналов:

0111 ->0110 ->0100 ->0000 ->1000.

Ёто означает, что при переходе из состо€ни€ 7 в состо€ние 8 на выходах счетчика на короткое врем€ по€в€тс€ состо€ни€ 6; 4; 0. Ёти дополнительные состо€ни€ могут вызвать неправильную работу других устройств.

 

—инхронные счетчики

 
 

— целью уменьшени€ времени протекани€ переходных процессов схему, показанную на рис. 4.9, а, можно реализовать в варианте с подачей входных импульсов одновременно на все триггеры. ¬ этом случае каждый триггер вырабатывает дл€ всех последующих лишь сигналы управлени€, €вл€ющиес€ логической функцией состо€ни€ счетчика и определ€ющие конкретные триггеры, которые измен€ют состо€ние при данном входном импульсе. ѕринцип формировани€ этих сигналов следует из временной диаграммы на рис.4.9,б: триггер мен€ет состо€ние при поступлении очередного счетного импульса, если все предыдущие триггеры находились в состо€нии 1. ќтсюда и следует схема синхронного счетчика, показанна€ на рис.4.10.

 

–ис. 4.10 „етырехразр€дный синхронный счетчик

 

Ѕыстродействие счетчика характеризуетс€ разрешающим временем, т.е. минимальным временным интервалом между входными сигналами, при котором счетчик еще правильно функционирует. ћаксимальна€ частота счета Fmax св€зана с разрешающим временем разр простым соотношением: Fmax = “ -1разр. ќчевидно, что быстродействие синхронных счетчиков при прочих равных услови€х всегда выше, чем асинхронных.

 

»нтегральные счетчики.

»нтегральный двоичный асинхронный счетчик  155».≈5 (рис.4.11) состоит из счетчика на 2 (триггер T1) и счетчика на 8 (триггеры “2-“4), соединение которых исходно отсутствует. ”становка "0" производитс€, когда на входах R1 и R2 одновременно "1". ¬о врем€ работы хот€ бы на одном из входов должен быть "0". ƒл€ получени€ 4-х разр€дного счетчика внешней перемычкой соедин€ют выход Q0 со входом C2.

ƒес€тичные счетчики стро€т обычно на основе четырехразр€дных двоичных счетчиков. ƒл€ того чтобы уменьшить  сч четырехразр€д≠ного счетчика с 16 до 10, ввод€т дополнительные логические св€зи. ѕри этом в зависимости от вида логической св€зи одним и тем же дес€тичным числам в разных счетчиках могут соответствовать различные двоичные кодовые комбинации или, иначе говор€, счетчики работают в различных двоично-дес€тичных кодах.

–ис. 4.11. —труктура счетчика  155»≈5

 

—хема на рис.4.12 соответствует дес€тичному счетчику   155 »≈ 2, работающему в коде 8-4-2-1. —четчик состоит из счетчика на 2 (триггер TI) и счетчика на 5 (триггеры “2-“4), соединение которых исходно отсутствует. ƒл€ образовани€ дес€тичного счетчика выводы Q0 и C2 соедин€ютс€ между собой. —четчик имеет входы нетактируемой установки в "0" (0000) и в "9" (1001) - выводы R1,R2 и S1,S2. ¬о врем€ счета хот€ 6ына одной из каждой пары входов должен быть "0".

–ис. 4.12. —труктура счетчика  155»≈2

 


”словные обозначени€ асинхронных счетчиков  155»≈ 5,  155»≈ 2 и синхронных счетчиков  155»≈ 7 и  155»≈ 6 показаны на рис.4.13

–ис.4.13. ”словные обозначени€ счетчиков.

 155»≈7. интегральный реверсивный двоичный синхронный счетчик имеет два счетных входа: вход суммировани€ +1 и вход вычитани€ Ц1.

≈сли все триггеры наход€тс€ в состо€нии "1", то при приходе импульса на вход суммировани€ (+1) формируетс€ сигнал "переноса" ((15). »мпульс на входе (-1), если все триггеры наход€тс€ в состо€нии "0", формирует сигнал "заема" (0). Ёти сигналы используютс€ дл€ увеличени€ разр€дности счетчиков.

 155»≈6 Цсинхронный реверсивный дес€тичный счетчик, работающий в коде 8-4-2-1.  роме двоичных реверсивных межтриггерных св€зей, в счетчике KI55 »≈ б существуют дополнительные логические цепи, обеспечивающие недвоичный переход от кода 1001 к коду 0000 при суммировании и обратный переход при вычитании.

—брос счетчиков KI55 »≈ 6 и  155 »≈ 7 производитс€ сигналом "1", подаваемом на вход R ¬о врем€ счета на этом выводе должен быть "0".

¬ обоих счетчиках триггеры имеют входы предварительной установки D, тактируемые потенциалом. ¬ режиме счета сигнал на входе — (вывод 11) равен "1", цепи предустановки отключены. ≈сли на входе — "0", то триггеры устанавливаютс€ в состо€ни€, соответствующие сигналам, поданным на входы D0, D1, D2, D3. ≈стественно, что сигнал переноса в счетчике   155 »≈ 6 возникает на выходе (9) при состо€нии счетчика 1001 и поступлении следующего счетного импульса.





ѕоделитьс€ с друзь€ми:


ƒата добавлени€: 2015-11-05; ћы поможем в написании ваших работ!; просмотров: 1515 | Ќарушение авторских прав


ѕоиск на сайте:

Ћучшие изречени€:

Ќеосмысленна€ жизнь не стоит того, чтобы жить. © —ократ
==> читать все изречени€...

1325 - | 1147 -


© 2015-2024 lektsii.org -  онтакты - ѕоследнее добавление

√ен: 0.031 с.