Образование переключательных функций.

Образование переключательных функций из их логических переменных A,B,C,...,N осуществляется с помощью логических операций.

Электронная схема, реализующая логические операции, называется логическим элементом.

Логические переменные в электронной схеме задаются соответствующими уровнями напряжения. Логический "0" соответствует низкому уровню напряжения. Для ТТЛ логики: U⁰≤0,4B. Логическая "1" соответствует высокому уровню напряжения. Для ТТЛ логики: U¹≥2,4B и стремится к уровню источника питания.

Если функция не зависит от переменной, то она называется константой. Схема, вырабатывающая константу, называется генератором константы. Эта схема легко реализуется технически (рис. 12).

 

                                             Рис.12. Генератор константы.

 

Логические функции одной переменной.

Логическая функция x=f(A) называется функцией одной переменной. К функциям одной переменной относятся: функция повторения и инверсия, т.е.:

X=A X=A̅

Если результат операции истинен, когда переменная истинна, то такая операция называется повторением.

Если результат операции истинен, когда когда входная переменная ложна, и ложен, когда входная переменная истинна, то такая операция называется инверсией.

Простые функции двух переменных.

К простым функциям двух переменных относятся функции:

дизъюнкции X=AvB

конъюнкции X= А*В

Дизъюнкция - функция f=(A.B). которая истинна, если хотя бы одна из переменных истинна.

Конъюнкция функция f=(A.B). которая истинна, если истинны значения всех переменных.
К сложным функциям двух переменных относятся функции:

     штрих Шеффера                                      х=А|В

     стрелка Пирса                                          х=А↓В

     равнозначности или эквивалентности   х=А∞В

     неравнозначности                                   х=А⊕В

     импликации                                         х=А→В

     запрета                                                     х=АΔВ

Штрих Шеффера - функция f=(A,B), которая ложна только тогда, когда А и В истинны, т.е. х=А I В. Результат операции Шеффера - результат отрицания операции конъюнкции. Поэтому функцию Шеффера называют операцией И-НЕ, т.е. х=А̅·B̅.

Стрелка Пирса - функция f=(A,B), которая истинна только тогда, когда значение входных переменных ложно, т.e. х=А↓В. Результат операции Пирса есть отрицание дизъюнкции. Поэтому функцию Пирса называют операцией ИЛИ-НЕ, те. x=A̅vB̅.

Функция равнозначности или эквивалентности - функция f=(A,B), которая истинна при равных знамениях входных переменных А и В, т.е. х=А∞В или х= A*BvA̅*В̅

Функция неравнозначности или сложение по модулю 2 - функция f=(A,B), которая истинна при неравных значениях входных переменных, т.е. х=А⊕В. или x=A-В̅vA̅*В.

Функция запрета - функция t=(A,B), которая истинна, когда В истинно, а А ложно или когда А истинно, а В ложно. В первом случае функция запрета по А, а во втором - по В, т.е. х=ВΔА и х=АΔВ или х=А̅В и х=АВ̅.

Функция импликации - функция f=(A,B), которая ложна тогда и только тогда, когда А ложно, а В истинно или когда А истинно, а 8 ложно. В первом случае импликация от В к А. а во втором от А к B, т.е х=В→А и х=А→В или x=AvВ̅ и х= A̅vВ.

2.15. Логические операции.

Основными логическими операциями являются: логическое отрицание, логическое умножение, логическое сложение, сложение по модулю 2.

Л o гическое отрица ние (операция '’ НЕ", инверсия).

Отрицанием высказывания А называется операция, результат которой X истинен, когда А ложно и ложен, когда А истинно. Отрицание обозначается чертой над высказыванием

А̅ и читается "не А".

 

Рис.13. Таблица истинности (а), поясняющая электрическая схема (b)

и условное обозначение (с) операции «НЕ».

 

Логическое умножение (операция "И", конъюнкция).

Это логическая операция над двумя переменными А и В, результат X которой истинен, если истинны значения обоих переменных.

Операция "И" обозначается символом «Λ»и читается "А и В".

 

Рис.14. Таблица истинности (а), поясняющая электрическая схема (б), условное обозначение (в) операции «И»

Логическое сложение (операция "ИЛИ", дизъюнкция).

Это логическая операция над двумя переменными А и В, результат X которой истинен, если хотя бы одна из составляющих его переменных истинна. Операция "ИЛИ” обозначается "V" и читается "А или В".

 

Рис.15. Таблица истинности (а), поясняющая электрическая схема (б), условное обозначение (в) операции «ИЛИ»

Сложение по mod 2 (исключающее ИЛИ).

Операцию сложения двух переменных A и В пomod 2 обозначают А⊕В. Эта логическая операция истинна в том случае, если только одна из переменных А или В истинна. При невыполнении данного условия высказывание ложно.

Рис.16. Таблица истинности (а), условное обозначение (б) операции «Искл. ИЛИ»

 

Логические элементы ЭВМ.

Работа большинства логических схем базируется на использовании транзисторного ключа. Транзисторный ключ в отличие от обычного усилительного каскада имеет два состояния: транзистор открыт (состояние насыщения) и транзистор закрыт (состояние отсечки). Данные состояния обеспечиваются поступлением сигналов на вход ключа.

Следует отметить, что в элементах ЭВМ возможны различные системы представления логических переменных. Если за логическую “1” принимают высокий уровень напряжения, а за логический “0” - соответственно низкий уровень напряжения, то такая система называется системой высоких потенциалов (СВП). Наряду с ней существует система низких потенциалов (СНП), в которой логическая ”1" - низкий уровень напряжения, логический “0” - высокий уровень напряжения.

Логический элемент "НЕ" (инвертор).

Инвертор реализует логическую операцию "НЕ". Электрическая схема и временная диаграмма работы простейшего логического ключа с резистивными связями представлена на рис. 17

 

Рис 17. Электрическая схема (а) и временная диаграмма работы (б) инвертора.

 

Пусть на вход ключа поступает отрицательное напряжение, представляющее собой логический "0" (интервал времени от 0 до t₁). Проходя через резистор базы R_Б, это напряжение понижает потенциал базы транзистора до такого уровня, при котором транзистор полностью открывается. Поскольку в открытом транзисторе сопротивление эмиттер-коллектор достаточно мало, то практически всё напряжение "падает’’ на резисторе R_К, и на выходе ключа устанавливается близкий к нулевому потенциал, соответствующий логической "1".

Если на вход ключа поступает логическая ”1" в виде высокого уровня напряжения (интервал времени t₁ - t₂), то благодаря источнику +Е_см на базе транзистора устанавливается положительный потенциал. При этом транзистор закрывается и на выходе устанавливается близкий к -Е_К потенциал, соответствующий логическому ”0". На электрических схемах
инвертор обозначается следующим образом (рис. 18).

 

Рис.18. УГО логического элемента «НЕ»

 

Логический элемент «ИЛИ» (дизъюнктор).

Логический элемент "ИЛИ" реализует логическую операцию "ИЛИ". Электрическая схема элемента и его временная диаграмма работы приведены на рис. 19.

Рис.19.Электрическая схема (а), таблица истинности (б) и временная диаграмма работы (в) дизъюнктора.

 

В данной схеме транзисторы включены параллельно друг другу и точка соединения эмиттеров является выходом схемы.

Данная схема работает следующим образом: в период t₀ - t₁ на все входы поданы логические нули; транзисторы VT1-VT3 закрыты и с выхода снимается низкий уровень напряжения, соответствующий логическому нулю. В промежуток времени t₁ - t₇ на одном из входов присутствует высокий уровень напряжения, что приводит к открытию соответствующего транзистора, через который будет протекать ток, создавая на R1 падение напряжения соответствующей полярности и с выхода X будет сниматься высокий уровень напряжения, соответствующий логической "1". В промежуток времени t₇ -1₈ на все входы будет подаваться логическая "1", откроются все транзисторы, и с выхода X будет сниматься логическая "1". Данная схема реализует функцию: X=AvBvC. На электрических схемах дизъюнктор обозначается следующим образом (рис.20).

 

Рис.20. УГО логического элемента «ИЛИ»

Логический элемент "И" (конъюктор).

Логический элемент "И" реализует логическую операцию "И". Электрическая схема и временная диграмма работы элемента приведены на рис.21.

Рис.21. Электрическая схема (а), таблица истинности (б), временная диаграмма работы (в) конъюетора.

 

В данной схеме транзисторы соединены друг с другом последовательно.

В период времени t₀ - t₁ на все входы поданы логические нули, поэтому все транзисторы закрыты, и на выходе X устанавливается низкий уровень напряжения. В промежуток времени t₁ - t₇ на одном из транзисторов присутствует низкий уровень напряжения, что вызывает закрытие соответствующего транзистора и с выхода схемы снимается низкий уровень напряжения. В промежуток времени t₇ - t₈ на все входы поданы логические "1", все транзисторы VT1-VT3 открыты и на выходе схемы формируется сигнал высокого уровня. Данная схема реализует функцию: Х=АΛВΛС. Условное графическое обозначение элемента приведено на рис.22.

Рис.22. УГО логического элемента «И».

Сложные логические элементы.

Для построения сложных логических элементов используют: логический ключ, многоэмиттерный транзистор и расширитель.

Логический элемент "ИЛИ-HE" (элемент Пирса).

Электрическая схема и временная диаграмма работы элемента приведены на рис.23а,б.

Рис.23. Электрическая схема (а), временная диаграмма работы (б) элемент Пирса.

В данной схеме логические ключи включены последовательно друг с другом. В промежуток времени t₀ - t₁ на входы А, В, С подан низкий уровень напряжения, соответствующий логическому ”0". Все транзисторы VT1-VT3 будут находится в открытом состоянии и с выхода X будет сниматься высокий уровень напряжения, соответствующий логической "1" В период времени t₁ - t₇ на одном из входов А, В или С будет присутствовать высокий уровень напряжения, один из транзисторов будет находится в закрытом состоянии и с выхода X будет сниматься низкий уровень напряжения. В промежуток времени t₇ - t₈ на все входы будет подан высокий уровень напряжения, все транзисторы VT1-VT3 будут закрыты, и с выхода X будет сниматься логический "0". Таблица истинности для элемента Пирса имеет вид (рис.23в).Элемент «ИЛИ-НЕ» реализует функцию: X=AvBvC. На электрических схемах элемент Пирса обозначается (рис.23г).

                              Рис.23. Таблица истинности (в), УГО (г) элемента Пирса.

 

Логический элемент "И-НЕ" (элемент Шеффера).

Электрическая схема и временная диаграмма работы элемента имеют вид (рис.24а,б).

В данной схеме логические ключи включены параллельно. В промежуток времени t₀ - t₁ на все входы А. В, С подаётся низкий уровень напряжения, соответствующий логическому "0". Транзисторы VT1 VT3 будут находится в открытом состоянии и с выхода X будет сниматься высокий уровень напряжения, соответствующий логической "1". В интервал времени t₁ - t₇ на одном из входов будет присутствовать низкий уровень напряжения, который будет вызывать открытие соответствующего транзистора, через который будет протекать коллекторный ток. создавая на резисторе R_K падение напряжения соответствующей полярности, и с выхода схемы будет сниматься высокий уровень напряжения, соответствующий логической "1". В интервал времени t₇t₈ на все входы будет подан высокий уровень напряжения, закроются всетранзисторы и с выхода X будет сниматься логический "0"

Таблица истинности для элемента Шеффера имеет вид (рис.24в).Элемент Шеффера реализует функцию Х=A*B*C.На электрических схемах элемент Шеффера обозначается (рис.24г).

 

Рис.24. Схема (а), временная диаграмма работы (б),таблица истинности (в) и УГО (г) элемента Шеффера.

Рассмотренные схемы элементов "И-НЕ" и "ИЛИ-HE" изготовляются в интегральном исполнении. Достоинствами таких схем в интегральном исполнении являются довольно высокое быстродействие (t_с= 5÷10нс) и рабочая частота (f_раб⁼10÷20МГц). Недостатки схем - низкая помехоустойчивость и невысокая нагрузочная способность (n≤4).

Для некоторой компенсации указанных недостатков в схемы вводят резистивные и резистивно-емкостные связи между транзисторами (рис.25).

Рис.25. Электрическая схема элемента «И-НЕ» с резистивно-ёмкостной связью.

 

Включение резисторов во входные цепи позволило снизить рабочие токи и потребляемую мощность элементов, увеличить нагрузочную способность и повысить помехоустойчивость. Однако это повлекло за собой некоторое снижение быстродействия (t_c=30-j-50Hc), повысило критичность схемы к разбросу параметров элементов. Для повышения быстродействия параллельно резисторам баз включаются конденсаторы.

Логические элементы на многоэмиттерном транзисторе.

Весьма распространённым в настоящее время являются двухступенчатые элементы ТТЛ. Основой их построения является многоэмиттерный транзистор. Отличие многоэмиттерного транзистора (МЭГ) от обычного в том. что он имеет несколько независимых эмиттеров и один коллектор (рис.26).

Рис.26. Электрическая схема логического ключа на многоэмиттерном транзисторе.

 

Если на входы А, В, С, являющиеся эмиттерными переходами VT1, подать высокий уровень напряжения, соответствующий логической 'Г. то транзистор VT1 будет закрыт по эмиттерным переходам, и его коллекторный ток будет протекать через базу VT2. поддерживая его в открытом состоянии. Через открытый транзистор VT2 будет протекать коллекторный ток, создавая падение напряжения сответствующей полярности на резисторе R2. и с выхода X будет сниматься низкий уровень напряжения. Подача на один из входов низкого уровня напряжения приводит к тому, что откроется соответствующий змиттерный переход, ток базы VT1 замкнётся через открытый змиттерный переход, а транзистор VT2 при этом закроется и на выходе схемы будет сниматься высокий уровень напряжения. При подаче на все входы низкого уровня напряжения откроются все эмиттерные переходы и с выхода X будет сниматься высокий уровень напряжения.

Т.е. данная схема реализует функцию отрицания конъюкции, т.е. X=A̅ʌ̅B̅ʌ̅C̅.

С развитием и совершенствованием технологии базовым для схем ТТЛ стал ключ со сложным инвертором (рис.27).

Рис.27. Электрическая схема логического ключа на МЭТ со сложным инвертором.

 

Использование сложного инвертора позволило увеличить быстродействие, помехоустойчивость, нагрузочную способность и снизить требования к разбросу параметров транзисторов.

К достоинствам ТТЛ в интегральном исполнении можно отнести следующее:

1. Высокое быстродействие;

2. Высокая помехоустойчивость;

3. Высокая нагрузочная способность;

4. Простота согласования ИС по электрическим параметрам;

5. Удобство применения.

К недостаткам следует отнести:

1. Сложность изготовления МЭТ;

2. Увеличение потребляемой мощности в режиме переключения;

3. Трудность согласования низкоомных линий.

Логические элементы на МОП-тразисторах.

Интегральные схемы на МОП-транзисторах по сравнению с элементами ТТЛ- и ЗСЛ- типа более медленно действующие. Однако они имеют меньшую мощность потребления, большую нагрузочную способность и помехоустойчивость, дешевле элементов ПЛ - и ЭСЛ-гипов. Поэтому они широко применяются в цифровых устройствах не очень высокого быстродействия.

В основе работы МОП-транзисторов лежит эффект управления полем. МОП- транзисторы бывают n- и р-типов.

Рис.28. Электрическая схема инвертора на МОП-транзисторах n-типа.

 

Затвор является входом для МОП-транзисторов, исток выполняет роль, сходную с ролью эмиттера в транзисторах, сток является выходным электродом. При изменении напряжения на затворе изменяется сопротивление между истоком и стоком.

При поступлении на затвор сигнала, имеющего высокое напряжение, сопротивление между истоком и стоком падает и на выходе схемы устанавливается низкий уровень напряжения. Поступление на вход сигнала низкого уровня приводит к увеличению сопротивления и на выходе схемы устанавливается высокое напряжение. В качестве нагрузочного сопротивления в схемах на МОП транзисторах технологически удобно использовать МОП-транзистор, затвор которого соединяется со стоком. Поэтому на затвор подаётся напряжение, которое поддерживает транзистор VT1 в режиме насыщения.

Для построения сложных логических элементов на МОП-транзисторах используют их последовательное и параллельное включение (рис.29).

Рис.29. Электрические схемы ключей на МРП-транзисторах с активной нагрузкой.

 

Схемы с дополняющими транзисторами отличаются малой мощностью потребления и более высоким быстродействием, т.к. в цепях заряда и разряда паразитных ёмкостей оказываются включеными малые сопротивления открытых транзисторов.

 

УГО некоторых логических элементов.