Приоритетные и двоичные шифраторы. Назначение. Функционирование. Схема наращивания размерности. Реализация схем указателя старшей единицы.

Двоичные дешифраторы. Назначение. Схемная реализация. Описание функционирования. Схемотехническая реализация. Наращивание размерности. Схема воспроизведения произвольных логических функций с помощью дешифратора.

Дешифратор – преобразователь кода, а конкретно двоичный дешифратор – преобразовывает двоичный код в код 1 из N.

Двоичный дешифратор, имеющий n входов, должен иметь 2ⁿ выходов, соответствующих числу разных комбинаций в n-разрядном двоичном коде.

В зависимости от входного двоичного кода на выходе дешифратора возбуждается одна и только одна из выходных цепей. Если часть входных наборов не используется, то дешифратор называют неполным, и у него число выходов меньше 2ⁿ.

Схемная реализация:

В условном обозначении дешифраторов проставляются буквы DC. Входы дешифратора принято обозначать их двоичными весами. Кроме информационных входов дешифратор обычно имеет один или более входов разрешения работы обозначаемых как EN. При наличии разрешения по этому входу дешифратор работает описанным выше образом, при его отсутствии все выходы дешифратора пассивны. Если входов разрешения несколько, то сигнал разрешения работы образуется как конъюнкция сигналов отдельных входов. Часто дешифратор имеет инверсные выходы. В этом случае только один выход имеет нулевое значение, а все остальные единичное. При запрещении работы дешифратора на всех его выходах будет присутствовать логическая единица.

Функционирование дешифратора описывается системой конъюнкций:

Схемотехническая реализация.

Как известно, корпуса ИС с большим числом выводов изготовлять сложно, и они дороги. С этой точки зрения дешифраторы относятся к крайне неудачным схемам, т. к. у них при простой внутренней структуре и малом числе схемных элементов много внешних выводов. Для размещения в обычном недорогом корпусе годится только дешифратор с 4 информационными входами. Более "размерных" дешифраторов в сериях ИС нет.

Наращивание размерности:

Малоразрядность стандартных дешифраторов ставит вопрос о наращивании их разрядности. Из малоразрядных дешифраторов можно построить схему, эквивалентную дешифратору большей разрядности. Для этого входное слово делится на поля. Разрядность поля младших разрядов соответствует числу входов имеющихся дешифраторов. Оставшееся поле старших разрядов служит для получения сигналов разрешения работы одного из дешифраторов, декодирующих поле младших разрядов.

В качестве примера на рис. приведена схема дешифрации пятиразрядного двоичного кода с помощью дешифраторов "3-8" и "2-4". Для получения нужных 32 выходов составляется столбец из четырех дешифраторов "3-8". Дешифратор "2-4" принимает два старших разряда входного кода. Возбужденный единичный выход этого дешифратора отпирает один из дешифраторов столбца по его входу разрешения. Выбранный дешифратор столбца расшифровывает три младших разряда входного слова.

Каждому входному слову соответствует возбуждение только одного выхода. Например, при дешифрации слова х₄х₃х₂х₁х₀= 11001₂ = 25₁₀ на входе дешифратора первого яруса имеется код 11, возбуждающий его выход номер три (показано крестиком), что разрешает работу DC4. На входе DC4 действует код 001, поэтому единица появится на его первом выходе, т. е. на 25 выходе схемы в целом, что и требуется.

Схема воспроизведения произвольных логических функций с помощью дешифратора.

Дешифраторы совместно со схемами ИЛИ можно использовать для воспроизведения произвольных логических функций. Собирая нужные термы по схеме ИЛИ, можно получить любую функцию данного числа аргументов.

На рис. в качестве примера показана схема выработки двух функций и .

Для проверки правильности схемы удобно перевести функции F₁ и F₂ в СДНФ.

Приоритетные и двоичные шифраторы. Назначение. Функционирование. Схема наращивания размерности. Реализация схем указателя старшей единицы.

Двоичные шифраторы выполняют операцию, обратную по отношению к операции дешифратора: они преобразуют код "1 из N" в двоичный. При возбуждении одного из входов шифратора на его выходе формируется двоичный код номера возбужденной входной линии. Полный двоичный шифратор имеет 2ⁿ входов и n выходов.

Приоритетные шифраторы выполняют более сложную операцию. При работе ЭВМ и в других устройствах часто решается задача определения приоритетного претендента на пользование каким-либо ресурсом. Несколько конкурентов выставляют свои запросы на обслуживание, которые не могут быть удовлетворены одновременно. Нужно выбрать того, кому предоставляется право первоочередного обслуживания. Простейший вариант решения указанной задачи - присвоение каждому источнику запросов фиксированного приоритета.

Приоритетный шифратор вырабатывает на выходе двоичный номер старшего запроса.

В сериях элементов двоичный шифратор как самостоятельный элемент может отсутствовать. Режим его работы - частный случай работы приоритетного шифратора.

Указатели старшей единицы решают в сущности ту же задачу, что и приоритетные шифраторы, но вырабатывают результат в иной форме - в виде кода "1 из N". Таким образом, при наличии на входах нескольких возбужденных линий (запросов) на выходе будет возбуждена лишь одна, соответствующая старшему запросу. Число входов в этом случае равно числу выходов схемы. Указатели старшей единицы применяются в устройствах нормализации чисел с плавающей точкой и т. д.

В промышленных сериях элементов имеются шифраторы приоритета для восьмиразрядных и десятиразрядных слов.

Функционирование их отображается в табл.

R₇

R₆

R₅

R₄

R₃

R₂

R₁

R₀

a₂

a₁

a₀

Таблица полностью характеризует работу приоритетного шифратора при всех возможных комбинациях сигналов: EI - сигнала разрешения работы данного шифратора; ЕО - сигнала, вырабатываемого на выходе данного шифратора при отсутствии запросов на его входах для разрешения работы следующего (младшего) шифратора при наращивании размерности шифраторов; G - сигнала, отмечающего наличие запросов на входе данного шифратора; R₇...R₀ - запросов на входах шифратора; а₂...а₀ - значений разрядов выходного двоичного кода, формирующего номер старшего запроса. Все перечисленные сигналы формируются при условии EI = 1 (работа шифратора разрешена). При EI = 0 независимо от состояний входов запросов все выходные сигналы шифратора становятся нулевыми.